JPH0220864Y2 - - Google Patents
Info
- Publication number
- JPH0220864Y2 JPH0220864Y2 JP10727784U JP10727784U JPH0220864Y2 JP H0220864 Y2 JPH0220864 Y2 JP H0220864Y2 JP 10727784 U JP10727784 U JP 10727784U JP 10727784 U JP10727784 U JP 10727784U JP H0220864 Y2 JPH0220864 Y2 JP H0220864Y2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring pattern
- printed conductor
- thick film
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims 3
- 238000005476 soldering Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【考案の詳細な説明】
イ 産業上の利用分野
本考案は、厚膜印刷配線基板に、抵抗、コンデ
ンサなどの半田付け部品、および、トランジス
タ、集積回路などを搭載した厚膜混成集積回路に
関する。
ンサなどの半田付け部品、および、トランジス
タ、集積回路などを搭載した厚膜混成集積回路に
関する。
ロ 従来の技術
厚膜混成集積回路（厚膜混成ICという）基板
に搭載される部品には、ワイヤボンデイングで接
続するトランジスタやICのペレツトと、半田付
により接続するモールドトランジスタ、モールド
IC、チツプ抵抗やチツプコンデンサ、チツプイ
ンダクタなどのモールド部品、チツプ部品がある
が、後者の半田付部品を搭載するには、第２図の
平面図に示すように、絶縁性基板１の上に、半田
付けパターン２を形成し、この半田付けパターン
２と打突かる他の配線パターン１３は、半田付け
パターン２の外側を迂回させておつた。
に搭載される部品には、ワイヤボンデイングで接
続するトランジスタやICのペレツトと、半田付
により接続するモールドトランジスタ、モールド
IC、チツプ抵抗やチツプコンデンサ、チツプイ
ンダクタなどのモールド部品、チツプ部品がある
が、後者の半田付部品を搭載するには、第２図の
平面図に示すように、絶縁性基板１の上に、半田
付けパターン２を形成し、この半田付けパターン
２と打突かる他の配線パターン１３は、半田付け
パターン２の外側を迂回させておつた。
ハ 考案が解決しようとする問題点
上記はんだ付けパターンと他の配線パターンの
配置では、はんだ付けパターンが大きくなると、
他の配線パターンの自由度を大幅に制限するばか
りか、冗長な配線パターンとなり、実装密度が低
下するという難点がある。
配置では、はんだ付けパターンが大きくなると、
他の配線パターンの自由度を大幅に制限するばか
りか、冗長な配線パターンとなり、実装密度が低
下するという難点がある。
ニ 問題点を解決するための技術手段
上記問題に対し、本考案では、半田付けパター
ンと打突かる配線パターンは、半田付けパターン
の外側に迂回させずに真直に半田付けパターンの
領域を横切つて延長させ、その代わり半田付けパ
ターンは、配線パターンを間にして二つの領域に
分かれて前記配線パターンと同じ工程の第一印刷
導体により形成し、この二つの領域の間を、前記
配線パターンを結晶化ガラスの絶縁層で覆つた後
に第２印刷導体で接続している。
ンと打突かる配線パターンは、半田付けパターン
の外側に迂回させずに真直に半田付けパターンの
領域を横切つて延長させ、その代わり半田付けパ
ターンは、配線パターンを間にして二つの領域に
分かれて前記配線パターンと同じ工程の第一印刷
導体により形成し、この二つの領域の間を、前記
配線パターンを結晶化ガラスの絶縁層で覆つた後
に第２印刷導体で接続している。
ホ 実施例
つぎに本考案を実施例により説明する。
第１図は本考案の一実施例の要部平面図であ
る。第１図において、絶縁基板１上には、半田付
けパターン２ａ，２ｂが、配線パターン３を絶縁
距離を置いて間にはさみ、配線パターン３と同時
の第一印刷導体工程で形成されている。配線パタ
ーンが半田付けパターン２ａ，２ｂ間を横切る部
分の上には、結晶化ガラスの絶縁層４で覆われ、
さらに、絶縁層４の上を越えて、第２印刷導体５
により、二つの半田付け領域２ａと２ｂは接続さ
れている。
る。第１図において、絶縁基板１上には、半田付
けパターン２ａ，２ｂが、配線パターン３を絶縁
距離を置いて間にはさみ、配線パターン３と同時
の第一印刷導体工程で形成されている。配線パタ
ーンが半田付けパターン２ａ，２ｂ間を横切る部
分の上には、結晶化ガラスの絶縁層４で覆われ、
さらに、絶縁層４の上を越えて、第２印刷導体５
により、二つの半田付け領域２ａと２ｂは接続さ
れている。
ヘ 考案の効果
上記本考案によると、従来の冗長な迂回配線パ
ターンは整理され、部品の実装密度が向上され
る。
ターンは整理され、部品の実装密度が向上され
る。
第１図は本考案の一実施例の部分平面図、第２
図は従来の厚膜混成集積回路の部分平面図であ
る。 １……配線基板、２，２ａ，２ｂ……半田付け
パターン、３，１３……配線パターン、４……結
晶化ガラス層、５……第２印刷導体。
図は従来の厚膜混成集積回路の部分平面図であ
る。 １……配線基板、２，２ａ，２ｂ……半田付け
パターン、３，１３……配線パターン、４……結
晶化ガラス層、５……第２印刷導体。
Claims (1)
- 厚膜印刷配線基板と、この基板の半田付けパタ
ーンに半田付けで搭載した抵抗、コンデンサなど
の半田付け部品とを含む厚膜混成集積回路におい
て、前記半田付けパターンは、この半田付けパタ
ーンと直接接続しない他の配線パターンを間にし
て二つの領域に分離して形成した第一印刷導体部
と、前記配線パターン上に形成した結晶化ガラス
の絶縁層により前記配線パターンと絶縁されて前
記二つの領域間を接続した第２印刷導体部とから
なることを特徴とする厚膜混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10727784U JPS6122381U (ja) | 1984-07-16 | 1984-07-16 | 厚膜混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10727784U JPS6122381U (ja) | 1984-07-16 | 1984-07-16 | 厚膜混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6122381U JPS6122381U (ja) | 1986-02-08 |
| JPH0220864Y2 true JPH0220864Y2 (ja) | 1990-06-06 |
Family
ID=30666530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10727784U Granted JPS6122381U (ja) | 1984-07-16 | 1984-07-16 | 厚膜混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6122381U (ja) |
-
1984
- 1984-07-16 JP JP10727784U patent/JPS6122381U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6122381U (ja) | 1986-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JPH0220864Y2 (ja) | ||
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPS58178544A (ja) | リ−ドフレ−ム | |
| JP2663567B2 (ja) | 混成集積回路装置 | |
| JPH06132473A (ja) | ハイブリッドｉｃ | |
| JPS6025755Y2 (ja) | 混成メモリ装置 | |
| JPH0231794Y2 (ja) | ||
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPS6092832U (ja) | 混成集積回路装置 | |
| JPH0534114Y2 (ja) | ||
| JPS6157542U (ja) | ||
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JP2841459B2 (ja) | 混成集積回路 | |
| JPH0737334Y2 (ja) | チップ部品を有する印刷配線板 | |
| JPS5895675U (ja) | 混成集積回路 | |
| JPH02125653A (ja) | 混成集積回路装置 | |
| JPH06334280A (ja) | 回路基板 | |
| JPS60144965A (ja) | 混成集積回路 | |
| JPH01248533A (ja) | 半導体集積回路 | |
| JPH0466780U (ja) | ||
| JPS5895046U (ja) | 混成集積回路 | |
| JPS60106363U (ja) | プリント配線基板 | |
| JPH0265356U (ja) |