JPS60252939A - ディスクマルチ制御処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディスクマルチ制御処理方式、特にホストから
所定のデータをディスク装置に書き込む要求あるいは所
定のデータをディスク装置から読み出す要求等を逐次複
数個受付は可能にすると共に、当該要求に対して実行が
可能なものから順に実行するよう構成したディスクマノ
’ｖ千制御処理方式に関するものである。

〔従来の技術〕

従来、ホストがマルチタスク処理を実行中に共用する１
つのディスク装置をアクセスする場合には、当該アクセ
ス要求をいわば直列状態に整理してディスク装置を制御
するディスク・コントローラに順次通知することによっ
て当該アクセス要求の処理を行っていた。

〔発明が解決しようとする問題点〕

このため、例えば一方のタスク処理実行中に生じたアク
セス要求に続いて他のタスク処理実行中にアクセス要求
が生した場合に、前者のアクセス要求に対応するデータ
がディスク・コントローラ内に設けであるキャッシュメ
モリに格納されていないが、後者のアクセス要求に対応
するデータがキャッシュメモリに格納されていたとして
も、前者のアクセス要求を先に処理するためにディスク
装置をアクセスする必要があり、後者のアクセス要求は
前者の極めて遅いディスク装置に対するアクセスが終了
するまで待たされることになってしまう問題点があった
。また、マルチタスク処理中あるいはマルチＣＰＵシス
テム等によって１つのディスク装置に対してアクセス要
求が続いて生した場合には、前述した如く当該アクセス
要求を直列状態に整理等する必要があり、当該整理等の
ためにホストの負担が重くなってしまうという問題点も
あった。

〔問題点を解決するための手段〕 本発明は、前記問題点を解決するために、ホストからの
アクセス要求を逐次複数個受付は可能にすると共に、当
該要求に対する処理の可能なものから順次実行し、処理
の終了したものから終了処理を実行する構成を採用する
ことにより、マルチタスク処理中等に生したアクセス要
求に対するアクセス・タイムを実質上短縮すると共にホ
ストの負荷を軽減するものである。そのため、本発明の
ディスクマルチ制御処理方式は、ホストからのアクセス
要求に対してギヤノノユメモリを有するディスク装置を
制御して所定の処理を行うディスクマルチ制御処理方式
において、前記ホストからのアクセス要求に関する情報
を格納するコマンド・レジスタと、該コマンド・レジス
タに格納した前記ホストからのアクセス要求に対しての
応答情報を格納するステータス・レジスタと、該ステー
タス・レジスタに格納されているタスク番号情報および
アクセス要求受入情報に対応した形で前記ホストから入
力されたＣＣＷ情報を当該タスク番号に対応する位置に
格納するためのＣＣＷメモリとを備え、該ＣＣＷメモリ
内の所定のＣＣＷ番号に格納されたＣＣＷ情報を用いて
ホストからアクセス要求のあった処理を実行可能なもの
から順次実行し、実行終了した旨および当該終了したも
ののＣＣＷ番号を前記ステータス・レジスタに設定して
前記ホストに通知することによって前記複数のアクセス
要求に対するマルチタスク処理を行うことを特徴として
いる。

（実施例〕 以下図面を参照しつつ本発明の詳細な説明する。

第１図は本発明の１実施例構成図、第２図は第１図図示
本発明の１実施例構成の動作を説明するフローチャート
、第３図ないし第５図は第１図図示本発明の１実施例構
成のレジスタ等の構成を説明する説明図、第６回は第１
図図示本発明の１実施例構成のモードを説明する説明図
を示す。

図中、１はＨＤＣ（ディスク　コントローラ）、２はデ
ィスクｇｌ、３はキャッシュメモリ、４はＦ　Ｉ　Ｆ　
Ｏ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）バッファ
、５はＨＣＭＲ（コマンド・レジスタ）、６はＣＣＷメ
モリ、７はＨＤＳＲ（ステータス・レジスタ）、８はＣ
ＰＲ（ＣＣＷページ　レジスタ）、９はファーム・プロ
セッサ、ｌＯはＤＭＡコントローラを表す。

第１図において、図中１はＨＤＣ（ディスク・コントロ
ーラ）であって、ホストからのアクセス要求に対してデ
ィスク装置２からデータを読み出して送出したり、ある
いは入力されたデータをディスク装置２に格納するため
のものである。また、当該ＨＤｃ１は内部にキャッシュ
メモリ３を備えており、一度読み出されたデータはギヤ
ノンユメモリ３に格納されるため、該格納されているデ
ータについて再度ホストからの読み出し要求があった場
合には、当該ギヤノンユメモリ３に格納されているデー
タを読み出して送出するため、極めて迅速に所定のデー
タを読み出すことができる。しかし、キャッシュメモリ
３に格納されていないデータについて読み出し要求があ
った場合には、ディスク装置２にシーク命令等を送出し
て所定のデータを読み出す必要があり、当該アクセス・
タイムは前記キャッシュメモリ３を構成炙るＲＡＭ　（
ランダム・アクセス・メモリ）のアクセス・タイムに比
し極めて長いものとなってしまう。このため、本発明は
図示左端のホストからの複数のアクセス要求を受付ける
と共に、該受は付けたアクセス要求に対して処理の済ん
だデータから逐次図示Ｆ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉ
ｎ　Ｆｉｒｓｔ　０ｕｔ）　ハｙファ４から送出する等
行うこととしている。以下第２図図示フローチャートを
参照しつつ第１図図示本発明の１実施例構成および動作
を詳細に説明する。

第２図図中■はＨＣＭＲ（コマンド　レジスタ）５にＲ
ＥＱ−ＣＣＷをセットし、ＨＤＳＲ（ステータス・レジ
スタ）７のＣＣＷ−ＲＤＹがセットされたことを確認す
る状態を示す。これは、当該ＨＤｃｌがホストからのア
クセス要求を受け付ける準備が整ったことを意味する。

第２図図中■はホストがＣＰＲ８から次ぎに受け付ける
タスク番号を読み出す状態を示す。これは、ＨＤＣｌが
当８亥クスクを終了した際にいずれのタスク番号のもの
が当該アクセス要求したちのに対応するかをホストが判
別するために必要なものである。

第２図図中■はホストが必要なコマンドおよび該コマン
ドに必要となる各種パラメータをＣＣＷメモリ６内のｃ
ｃｗｏないし１５に格納したものを、ＨＤＣ１がＣＣＷ
メモリ６に配置されたローカルメモリ内の前記タスク番
号に対応したアドレスに格納する状態を示す。該構成を
採用するごとにより、ホストは同一ディスク装置２に異
なるマルチタスクに対応するアクセス要求を通知する場
合であっても、異なるディスク装置にアクセス要求を通
知すると同様な意識をもって′対処することができる。

第２図図中■はホストがＨＣＭＲ５に所定のコマンドを
書き込む状態を示す。これにより、ホストが所定のアク
セス要求をＨＤＣＩにめたことになる。

第２図図中■はＨＤＣ１がＣＣＷに格納されたコマンド
に従って処理を実行する状態を示す。該処理に際し、Ｈ
ＤＣＩはギヤ、ンユメモリ３を備えているため、例えば
読み出し要求のあったデータが当該キャッシュメモリ３
に格納されている場合には、ディスク装置２から読み出
すことなく当該キャッシュメモリ３から読み出したデー
タを図示ＦＩＦＯバッファ４に格納しておく。そして、
後述するホストからの読み出し準備が完了した旨の通知
があった場合に、図示ＤＭＡコントローラ１０を用いて
当該Ｆ＋Ｆｏバッファ４に格納しておいたデータをホス
トにＤＭＡ転送する。従って、アクセス要求のあった順
に必ずしも当該アクセス要求に対する処理が終了するの
ではなく、例え後にアクセス要求が通知されても先に処
理が終了した場合には当該ＦＩＦＯバッファ４を介して
先にホストに送出等される。このように、アクセス要求
を複数個受付ると共に当該アクセス要求に対する応答と
してアクセス要求の受付順てはなくて、ＨＤＣＩが処理
終了したものから順にホストに引き渡すことが可能な構
成を採用しているため、実質上アクセス　タイムを短縮
することができる。

第２図図中■はＨＤ　Ｃ１がＣＣＷに終了情報を設定し
た後、ＨＤＳＲ７に所定の１２了情報を設定してホスト
にアクセス要求に対応する処理が終了したことを通知す
る状態を示す。

第２図図中■はホストが終了情報を前記ＨＤＳＲ７から
読み出す状態を示す。これにより、ホストはいずれのタ
スクに対応する処理が終了したか判別し、当該判別した
タスクに対応するＣＣＷの内容を前述したＣＣＷメモリ
６内の所定領域から読め出す。また、必要に応じて例え
ば読み出し要求の場合には前記ＦＩＦ○バッファ４に格
納しておいたデータをＤＭＡコントローラ１０を用いて
ホストにＤＭＡ転送を行う。尚、ＨＤＣＩは前記状態■
でＨＤＳＲ７にホストに対する割り込み＜ｒ−Ｔ号を発
する情報を設定した場合には、ＣＣＷが読み出された後
に当該割り込み要求を解除しておく。

以上説明した如くして複数のアクセス要求を受け付ける
と共に処理の終了したものから順にポストに通知して終
了処理を実行することとしているため、マルチタスク処
理あるいはマルチＣＰＵ動作を行わせているシステムで
は実質上アクセス・りイムが短縮されることとなる。

第３図（Ａ）はホストから意識されるレジスタ等を説明
する説明図を示し、第３図（Ｂ）は第３図（Ａ）図示Ｃ
ＣＷメモリの内容がＨＤＣｌ内ではタスク別に格納され
る状態を説明する説明図を示す。

第３図（Ａ）において、ホストから意識されるのは図示
の如き一連のレジスタであるＣ　Ｐ　Ｒ８、ＨＣＭＲ５
、ＨＤ　Ｓ　Ｒ７およびメモリであるＣＣＷＯないし１
５である。従って、ポストはマルチタスク処理中あるい
はマルチＣＰＵシステム稼働中に生したアクセス要求を
当該ＨＤＣＩにめる場合てあっても、常時前記レジスタ
等にアクセス要求に必要なコマンドおよび各種パラメー
タ等を書き込めはよい。そして、例えば異なるタスクに
対するアクセス要求に対する結果の通知に際して、いず
れのタスクに対してのものであるかを判別するために、
当該アクセス要求する際に図示ＣＰ　Ｒ８に格納されて
いる内容、即ちいずれのタスク番号としてＨＤ　Ｃｌ内
で処理されるかを前もって記憶しておけばよい。尚、左
端に附しであるＦ８３００ないしＦ８３１Ｅ等はＨＤＣ
ｌ内のｃｃｗ。

ないし１５、ＣＰＲ８、ＨＣＭＲ５およびＨＤ　ＳＲ７
等に所定のコマンドあるいは各種パラメータ等を格納あ
るいは読み出するためのアドレスを１６進数で示す。

第３図ＣＢ）において、図中ＣＣＷメモリ＃０ないしＣ
ＣＷ＃１５は、夫々第３図（Ａ）図示ＣＣＷＯないし１
５を一括してタスク番号別に格納するためのＣＣＷ領域
を示す。例えば、図示点線の状態の如く第３図（Ａ）図
示ｃｃｗｏないし１５が一括してタスク番号“＃２”と
して格納されることになる。従って、図示状態では、タ
スク番号“＃０”から“＃１５”まで合旧１６組のタス
クがＨＤＣ１によって順次受付られることになる。

そして、順次受付られた１６組のタスクのうち、先に処
理が終了したものから順にホストに処理が終了した旨の
通知がされると共に、処理結果が通知あるいは所定のデ
ータが転送されることになる。

尚、左端に附しである××００ないしｘｘＦｏは当該各
ＣＣＷ＃Ｏないし＃１５をアクセスするためのアドレス
を示す。

第４図および第５図にＨＣＭＲ５およびＨＤＳＲ７の各
ビットに設定されるコマンド例を夫々示し、第６図に各
モードに設定するための状態例を示す。以下簡単に説明
する。

第４図において、図中ＩＮＴＥＲＲＵＰＴ　ＥＮ＾ＢＬ
Ｅは当該ビットが１である場合に、後述するＨＤＳＲ７
のビット１あるいは２が０から１に変化する際にＨＤＳ
Ｒ７のど、ドアを１にしてホストへの割り込みを発生さ
せるためのものである。

図中ＲＥＳＥＴはＨＤ　ＣＩをリセットするためのもの
である。当該ピントに１を書き込んだ後、続いてＯを書
き込むことによって初期設定を行うことができる。

図中ＦＲＥＥ　ＣＣＷはＣＣＷ　ＳＭ域をイニソアライ
ズするためのものである。当該ビットは後述するステー
タス読み出しモードの時にのみ１を畜き込むことができ
る。また、当該ビノトカ月である場合には後述スル０）
ＩｌＩＲ［）ＹおよびおよびＥＸＥＣｌｌＴＥは無視さ
れる。

図中ＤＭＡ　ＲＤＹはホストがデータ転送を伴うコマン
ドを発行した場合に、ＨＤＣ１が当該ピノ）・が１であ
ることを確認した後にＤＭＡ転送を開始するだめのもの
である。

図中ＥＸＥＣＬＩＴＥは当該ビットが１に設定された場
合に、ＨＤ　Ｃ１がＣＣＷを読み出してコマンドを実行
するためのものである。当該ビットは後述するＨＤＳＲ
７のビット１が１の場合にのみ】を書き込むことができ
る。

図中ＲＥ（ｌ　ＣＣＷはホストがアクセス要求を通知す
るためのビットである。当該ビ／　’ｌ・を１に設定す
ることにより、後述するコマンド書き込みモードとなる
。前述した如くＣＣＷに空きがある場合には、後述する
ＨＤＳＲ７のビット１を１に設定することにより前記コ
マンド書き込みモードになる。

第５図において、図中ＲＥＱＩＩＥＳＴ　ＰＲＯＣＥＳ
Ｓ　ＩＮＴＥＲＲＵＰＴはＨＣＭＲ５のビット７が１で
ある場合に、ＨＤＳＲ７のビット１または２がＯから１
に変化する際に当二亥ビットをｌにしてホストに割り込
みを発生させるためのものである。

図中ＣＣＷ　ＰＡＧＥは前述した如く４ビツトを用いて
ＣＣＷを受け付けた際のタスク番号を示すためのもので
ある。ホストは当８亥ビットに格納されている値を記憶
しておくことにより、いずれのタスク番号のものが終了
したかを判別することができる。

図中ＣＣＷ　５ＴＡＴＵＳ　ＲＥＡＤＹはＨＤＣ１がス
テータス読み出しモードである状態を示す。当該ビット
が１である場合には、ＨＤＣＩは前記ＣＣＩＩ　ＰＡＧ
Ｅに格納されているＣＣＷ番号の領域に格納されている
情仰を読み出すことができる。そして、ＨＣＭ　Ｒ５の
ビット２または３に１を書き込むことにより、リセット
される（０になる）。

図中ＣＣＷ　ＲＥＡＤＹは当該ビットが１である場合に
、ＨＤ　ＣＩがコマンド書き込みモードにあることを示
すためのものである。当該ビットが１である場合にはＣ
ＰＲ８に格納されている番号のＣＣＷにコマンドおよび
パラメータを書き込むことができる。当工亥ビットはＨ
ＣＭＲ５のビット１に１を書き込むことにより、０とな
る。

図中Ｃ０ＮＴＲ０ＬＬＥＲＲＥＡＤＹは例えばＨＣＭＲ
５のビット４をｌにした場合にＯとなり、リセットを解
除した後、所定時間経過後に１となるものである。

当該ビットが０である場合にはＨＣＭＲ５への書き込み
は禁止される。

第６図において、図中■は事象待ちモードを示す。当該
事象待ちモードは、ＨＤＣＩのシステムをリセットした
後および第４図図中ＨＣＭＲ５の１？ＥＳＥＴを１に設
定した後に設定されるものである。

また、後述する２つのモード以外の状態になった場合に
も当該事象待ちモードになる。

図中■はコマンド書き込みモードを示す。当該コマンド
書き込みモードは、ホストがＨＣＭＲ５のＲＥＱ　ＣＣ
−に１を書き込んだ後、ＣＣＷに空きがある場合にＨＤ
ＣＩがＨＤＳＲ７のＣＣ）ｌ　ＲＥＡＤＹに１を設定す
ることによって示されるモードである。

当該コマンド書き込みモードにある場合には、ポストは
ＣＣＷに書き込みを行うことができる。また、ＨＣＭＲ
５のＥＸＥＣＵＴＥを１に設定することにより、前記事
象待ちモードに移る。

図中［相］はステータス読み出しモードを示す。当該ス
テータス読み出しモードは、ＨＤＣＩがＣＣＷを実行し
てホストにステータスの引き取りを要求する際にＨＤＳ
ＲＴのＣＣＷ　５ＴＡＴｔｌＳ　ＲＥＡｆｌＹを１に設
定することによって示されるモードである。当該ステー
タス読み出しモードである場合には、ホストはＣＣＷの
読み出しを行うことができる。また、ＨＣＭＲ５のＦＲ
ＥＥ　ＣＣ−を１に設定することにより、本モードから
前記事象待ちモードに移る。

〔発明の効果〕 以上説明した如く、本発明によれば、ホストからのアク
セス要求を逐次複数個受付は可能にすると共に、当該要
求に対する処理の可能なものから順次実行し、処理の終
了したものから終了処理を実行する構成を採用している
ため、マルチタスク処理中あるいはマルチＣＰＵシステ
ムの稼働中等に生した複数のアクセス要求に対するアク
セス・タイムを実質上短縮することが可能となると共に
、アクセス要求に対する順序づけ等の処理をホスト等が
行う必要がないことによるホスト等の負荷の軽減を図る
ことが可能となる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図は第１図図示
本発明の１実施例構成の動作を説明するフローチャート
、第３図ないし第５図は第１図図示本発明の１実施例構
成のレジスタ等の構成を説明する説明図、第６図は第１
図図示本発明の１実施例構成のモードを説明する説明図
を示す。 図中、１はＩＤＣ（ディスク・コントローラ）、２はデ
ィスク装置、３はキャッシュメモリ、４はＦ　Ｉ　Ｆ　
Ｏ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）バッファ
、５はＨＣＭＲ（コマンド・レジスタ）、６はＣＣＷメ
モリ、７はＨＤＳＲ（ステータス・レジスタ）、８はＣ
ＰＲ（ＣＣＷベージ・レジスタ）、９はファーム・プロ
セッサ、ＩＯはＤＭＡコントローラを表す。 特許出願人　バナファコム株式会社 代理人弁理士　長谷用　文廣（外１名）鴇１Ｉ２１ 第３ｍ （Ａ）　ＣＢ） 第４ｍ 第５　ｍ

Claims (1)

【特許請求の範囲】
1. ホストからのアクセス要求に対してキャッシュメモリを
   有するディスク装置を制御して所定の処理を行うディス
   クマルチ制御処理方式において、前記ホストからのアク
   セス要求に関する情報を粋納するコマンド・レジスタと
   、８亥コマンド・レジスタに格納した前記ホストからの
   アクセス要求に対しての応答情報を格納するステータス
   ・レジスタと、該ステータス・レジスタに格納されてい
   るタスク番号情報およびアクセス要求受入情報に対応し
   た形で前記ホストから入力されたＣＣＷ情報を当該タス
   ク番号に対応する位置に格納するためのＣＣＷメモリと
   を備え、該ｃｃｗメモリ内の所定のＣＣＷ番号に格納さ
   れたＣＣＷ情報を用いてホストからアクセス要求のあっ
   た処理を実行可能なものから順次実行し、実行終了した
   旨および当該終了したもののＣＣＷ番号を前記ステータ
   ス・レジスタに設定して前記ホストに通知することによ
   って前記複数のアクセス要求に対するマルチタスク処理
   を行うことを特徴とするディスクマルチ制御処理方式。