JPH051502B2 - - Google Patents
Info
- Publication number
- JPH051502B2 JPH051502B2 JP59109033A JP10903384A JPH051502B2 JP H051502 B2 JPH051502 B2 JP H051502B2 JP 59109033 A JP59109033 A JP 59109033A JP 10903384 A JP10903384 A JP 10903384A JP H051502 B2 JPH051502 B2 JP H051502B2
- Authority
- JP
- Japan
- Prior art keywords
- host
- ccw
- access request
- access
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 11
- 238000003672 processing method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 102100032346 Cell cycle progression protein 1 Human genes 0.000 description 4
- 101000868629 Homo sapiens Cell cycle progression protein 1 Proteins 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 101100518739 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cpr-8 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデイスクマルチ制御処理方式、特にホ
ストから所定のテータをデイスク装置に書き込む
要求あるいは所定のデータをデイスク装置から読
み出す要求等を逐次複数個受付け可能にすると共
に、当該要求に対して実行が可能なものから順に
実行するよう構成したデイスクマルチ制御処理方
式に関するものである。
ストから所定のテータをデイスク装置に書き込む
要求あるいは所定のデータをデイスク装置から読
み出す要求等を逐次複数個受付け可能にすると共
に、当該要求に対して実行が可能なものから順に
実行するよう構成したデイスクマルチ制御処理方
式に関するものである。
従来、ホストがマルチタスク処理を実行中に共
用する１つのデイスク装置をアクセスする場合に
は、当該アクセス要求をいわば直列状態に整理し
てデイスク装置を制御するデイスク・コントロー
ラに順次通知することによつて当該アクセス要求
の処理を行つていた。
用する１つのデイスク装置をアクセスする場合に
は、当該アクセス要求をいわば直列状態に整理し
てデイスク装置を制御するデイスク・コントロー
ラに順次通知することによつて当該アクセス要求
の処理を行つていた。
このため、例えば一方のタスク処理実行中に生
じたアクセス要求に続いて他のタスク処理実行中
にアクセス要求が生じた場合に、前者のアクセス
要求に対応するデータがデイスク・コントローラ
内に設けてあるキヤツシユメモリに格納されてい
ないが、後者のアクセス要求に対応するデータが
キヤツシユメモリに格納されていたとしても、前
者のアクセス要求を先に処理するためにデイスク
装置をアクセスする必要があり、後者のアクセス
要求は前者の極めて遅いデイスク装置に対するア
クセスが終了するまで待たされることになつてし
まう問題点があつた。また、マルチタスク処理中
あるいはマルチCPUシステム等によつて１つの
デイスク装置に対してアクセス要求が続いて生じ
た場合には、前述した如く当該アクセス要求を直
列状態に整理等する必要があり、当該整理等のた
めにホストの負担が重くなつてしまうという問題
点もあつた。
じたアクセス要求に続いて他のタスク処理実行中
にアクセス要求が生じた場合に、前者のアクセス
要求に対応するデータがデイスク・コントローラ
内に設けてあるキヤツシユメモリに格納されてい
ないが、後者のアクセス要求に対応するデータが
キヤツシユメモリに格納されていたとしても、前
者のアクセス要求を先に処理するためにデイスク
装置をアクセスする必要があり、後者のアクセス
要求は前者の極めて遅いデイスク装置に対するア
クセスが終了するまで待たされることになつてし
まう問題点があつた。また、マルチタスク処理中
あるいはマルチCPUシステム等によつて１つの
デイスク装置に対してアクセス要求が続いて生じ
た場合には、前述した如く当該アクセス要求を直
列状態に整理等する必要があり、当該整理等のた
めにホストの負担が重くなつてしまうという問題
点もあつた。
本発明は、前記問題点を解決するために、ホス
トからのアクセス要求を逐次複数個受付け可能に
すると共に、当該要求に対する処理の可能なもの
から順次実行し、処理の終了したものから終了処
理を実行する構成を採用することにより、マルチ
タスク処理中等に生じたアクセス要求に対するア
クセス・タイムを実質上短縮すると共にホストの
負荷を軽減するものである。そのため、本発明の
デイスクマルチ制御処理方式は、ホストからのア
クセス要求に対してキヤツシユメモリを有するデ
イスク装置を制御して所定の処理を行うデイスク
マルチ制御処理方式において、前記ホストからの
アクセス要求に関する情報を格納するコマンド・
レジスタと、該コマンド・レジスタに格納した前
記ホストからのアクセス要求に対しての応答情報
を格納するステータス・レジスタと、該ステータ
ス・レジスタに格納されているタスク番号情報お
よびアクセス要求受入情報に対応した形で前記ホ
ストから入力されたCCW情報を当該タスク番号
に対応する位置に格納するためのCCWメモリと
を備え、該CCWメモリ内の所定のCCW番号に格
納されたCCW情報を用いてホストからアクセス
要求のあつた処理を実行可能なものから順次実行
し、実行終了した旨および当該終了したものの
CCW番号を前記ステータス・レジスタに設定し
て前記ホストに通知することによつて前記複数の
アクセス要求に対するマルチタスク処理を行うこ
とを特徴としている。
トからのアクセス要求を逐次複数個受付け可能に
すると共に、当該要求に対する処理の可能なもの
から順次実行し、処理の終了したものから終了処
理を実行する構成を採用することにより、マルチ
タスク処理中等に生じたアクセス要求に対するア
クセス・タイムを実質上短縮すると共にホストの
負荷を軽減するものである。そのため、本発明の
デイスクマルチ制御処理方式は、ホストからのア
クセス要求に対してキヤツシユメモリを有するデ
イスク装置を制御して所定の処理を行うデイスク
マルチ制御処理方式において、前記ホストからの
アクセス要求に関する情報を格納するコマンド・
レジスタと、該コマンド・レジスタに格納した前
記ホストからのアクセス要求に対しての応答情報
を格納するステータス・レジスタと、該ステータ
ス・レジスタに格納されているタスク番号情報お
よびアクセス要求受入情報に対応した形で前記ホ
ストから入力されたCCW情報を当該タスク番号
に対応する位置に格納するためのCCWメモリと
を備え、該CCWメモリ内の所定のCCW番号に格
納されたCCW情報を用いてホストからアクセス
要求のあつた処理を実行可能なものから順次実行
し、実行終了した旨および当該終了したものの
CCW番号を前記ステータス・レジスタに設定し
て前記ホストに通知することによつて前記複数の
アクセス要求に対するマルチタスク処理を行うこ
とを特徴としている。
以下図面を参照しつつ本発明を詳細に説明す
る。
る。
第１図は本発明の１実施例構成図、第２図は第
１図図示本発明の１実施例構成の動作を説明する
フローチヤート、第３図ないし第５図は第１図図
示本発明の１実施例構成のレジスタ等の構成を説
明する説明図、第６図は第１図図示本発明の１実
施例構成のモードを説明する説明図を示す。
１図図示本発明の１実施例構成の動作を説明する
フローチヤート、第３図ないし第５図は第１図図
示本発明の１実施例構成のレジスタ等の構成を説
明する説明図、第６図は第１図図示本発明の１実
施例構成のモードを説明する説明図を示す。
図中、１はHDC（デイスク・コントローラ）、
２はデイスク装置、３はキヤツシユメモリ、４は
FIFO（First In First Out）バツフア、５は
HCMR（コマンド・レジスタ）、６はCCWメモ
リ、７はHDSR（ステータス・レジスタ）、８は
CPR（CCWページ・レジスタ）、９はフアーム・
プロセツサ、１０はDMAコントローラを表す。
２はデイスク装置、３はキヤツシユメモリ、４は
FIFO（First In First Out）バツフア、５は
HCMR（コマンド・レジスタ）、６はCCWメモ
リ、７はHDSR（ステータス・レジスタ）、８は
CPR（CCWページ・レジスタ）、９はフアーム・
プロセツサ、１０はDMAコントローラを表す。
第１図において、図中１はHDC（デイスク・コ
ントローラ）であつて、ホストからのアクセス要
求に対してデイスク装置２からデータを読み出し
て送出したり、あるいは入力されたデータをデイ
スク装置２に格納するためのものである。また、
当該HDC１は内部にキヤツシユメモリ３を備え
ており、一度読み出されたデータはキヤツシユメ
モリ３に格納されるため、該格納されているデー
タについて再度ホストからの読み出し要求があつ
た場合には、当該キヤツシユメモリ３に格納され
ているデータを読み出して送出するため、極めて
迅速に所定のデータを読み出すことができる。し
かし、キヤツシユメモリ３に格納されていないデ
ータについて読み出し要求があつた場合には、デ
イスク装置２にシーク命令等を送出して所定のデ
ータを読み出す必要かあり、当該アクセス・タイ
ムは前記キヤツシユメモリ３を構成するRAM
（ランダム・アクセス・メモリ）のアクセス・タ
イムに比し極めて長いものとなつてしまう。この
ため、本発明は図示左端のホストからの複数のア
クセス要求を受付けると共に、該受け付けたアク
セス要求に対して処理の済んだデータから逐次図
示FIFO（First In First Out）バツフア４から送
出する等行うこととしている。ここでバツフアに
FIFOを用いている理由は、バツフアのデータは
書込み順に読み出されるものであり、FIFOはこ
のような書込み／読み出しのアクセス制御を簡単
に行うことができて、高速動作が可能であること
から特に適しているためである。したがつて
FIFOを用いることは、本発明の動作において必
須のものというわけではない。以下第２図図示フ
ローチヤートを参照しつつ第１図図示本発明の１
実施例構成および動作を詳細に説明する。
ントローラ）であつて、ホストからのアクセス要
求に対してデイスク装置２からデータを読み出し
て送出したり、あるいは入力されたデータをデイ
スク装置２に格納するためのものである。また、
当該HDC１は内部にキヤツシユメモリ３を備え
ており、一度読み出されたデータはキヤツシユメ
モリ３に格納されるため、該格納されているデー
タについて再度ホストからの読み出し要求があつ
た場合には、当該キヤツシユメモリ３に格納され
ているデータを読み出して送出するため、極めて
迅速に所定のデータを読み出すことができる。し
かし、キヤツシユメモリ３に格納されていないデ
ータについて読み出し要求があつた場合には、デ
イスク装置２にシーク命令等を送出して所定のデ
ータを読み出す必要かあり、当該アクセス・タイ
ムは前記キヤツシユメモリ３を構成するRAM
（ランダム・アクセス・メモリ）のアクセス・タ
イムに比し極めて長いものとなつてしまう。この
ため、本発明は図示左端のホストからの複数のア
クセス要求を受付けると共に、該受け付けたアク
セス要求に対して処理の済んだデータから逐次図
示FIFO（First In First Out）バツフア４から送
出する等行うこととしている。ここでバツフアに
FIFOを用いている理由は、バツフアのデータは
書込み順に読み出されるものであり、FIFOはこ
のような書込み／読み出しのアクセス制御を簡単
に行うことができて、高速動作が可能であること
から特に適しているためである。したがつて
FIFOを用いることは、本発明の動作において必
須のものというわけではない。以下第２図図示フ
ローチヤートを参照しつつ第１図図示本発明の１
実施例構成および動作を詳細に説明する。
第２図図中はHCMR（コマンド・レジスタ）
５にREQ・CCWをセツトし、HDSR（ステータ
ス・レジスタ）７のCCW・RDYがセツトされた
ことを確認する状態を示す。これは、当該HDC
１がホストからのアクセス要求を受け付ける準備
が整つたことを意味する。
５にREQ・CCWをセツトし、HDSR（ステータ
ス・レジスタ）７のCCW・RDYがセツトされた
ことを確認する状態を示す。これは、当該HDC
１がホストからのアクセス要求を受け付ける準備
が整つたことを意味する。
第２図図中はホストがCPR８から次ぎに受
け付けるタスク番号を読み出す状態を示す。これ
は、HDC１が当該タスクを終了した際にいずれ
のタスク番号のものが当該アクセス要求したもの
に対応するかをホストが判別するために必要なも
のである。
け付けるタスク番号を読み出す状態を示す。これ
は、HDC１が当該タスクを終了した際にいずれ
のタスク番号のものが当該アクセス要求したもの
に対応するかをホストが判別するために必要なも
のである。
第２図図中はホストが必要なコマンドおよび
該コマンドに必要となる各種パラメータをCCW
メモリ６内のCCW０ないし１５に格納したもの
を、HDC１がCCWメモリ６に配置されたローカ
ルメモリ内の前記タスク番号に対応したアドレス
に格納する状態を示す。該構成を採用することに
より、ホストは同一デイスク装置２に異なるマル
チタスクに対応するアクセス要求を通知する場合
であつても、異なるデイスク装置にアクセス要求
を通知すると同様な意識をもつて対処することが
できる。
該コマンドに必要となる各種パラメータをCCW
メモリ６内のCCW０ないし１５に格納したもの
を、HDC１がCCWメモリ６に配置されたローカ
ルメモリ内の前記タスク番号に対応したアドレス
に格納する状態を示す。該構成を採用することに
より、ホストは同一デイスク装置２に異なるマル
チタスクに対応するアクセス要求を通知する場合
であつても、異なるデイスク装置にアクセス要求
を通知すると同様な意識をもつて対処することが
できる。
第２図図中はホストがHCMR５に所定のコ
マンドを書き込む状態を示す。これにより、ホス
トが所定のアクセス要求をHDC１に求めたこと
になる。
マンドを書き込む状態を示す。これにより、ホス
トが所定のアクセス要求をHDC１に求めたこと
になる。
第２図図中はHDC１がCCWに格納されたコ
マンドに従つて処理を実行する状態を示す。該処
理に際し、HDC１はキヤツシユメモリ３を備え
ているため、例えば読み出し要求のあつたデータ
が当該キヤツシユメモリ３に格納されている場合
には、デイスク装置２から読み出すことなく当該
キヤツシユメモリ３から読み出したデータを図示
FIFOバツフア４に格納しておく。そして、後述
するホストからの読み出し準備が完了した旨の通
知があつた場合に、図示DMAコントローラ１０
を用いて当該FIFOバツフア４に格納しておいた
データをホストにDMA転送する。従つて、アク
セス要求のあつた順に必ずしも当該アクセス要求
に対する処理が終了するのではなく、例え後にア
クセス要求が通知されても先に処理が終了した場
合には当該FIFOバツフア４を介して先にホスト
に送出等される。このように、アクセス要求を複
数個受付ると共に当該アクセス要求に対する応答
としてアクセス要求の受付順ではなくて、HDC
１が処理終了したものから順にホストに引き渡す
ことが可能な構成を採用しているため、実質上ア
クセス・タイムを短縮することができる。
マンドに従つて処理を実行する状態を示す。該処
理に際し、HDC１はキヤツシユメモリ３を備え
ているため、例えば読み出し要求のあつたデータ
が当該キヤツシユメモリ３に格納されている場合
には、デイスク装置２から読み出すことなく当該
キヤツシユメモリ３から読み出したデータを図示
FIFOバツフア４に格納しておく。そして、後述
するホストからの読み出し準備が完了した旨の通
知があつた場合に、図示DMAコントローラ１０
を用いて当該FIFOバツフア４に格納しておいた
データをホストにDMA転送する。従つて、アク
セス要求のあつた順に必ずしも当該アクセス要求
に対する処理が終了するのではなく、例え後にア
クセス要求が通知されても先に処理が終了した場
合には当該FIFOバツフア４を介して先にホスト
に送出等される。このように、アクセス要求を複
数個受付ると共に当該アクセス要求に対する応答
としてアクセス要求の受付順ではなくて、HDC
１が処理終了したものから順にホストに引き渡す
ことが可能な構成を採用しているため、実質上ア
クセス・タイムを短縮することができる。
第２図図中はHDC１がCCWに終了情報を設
定した後、HDSR７に所定の終了情報を設定し
てホストにアクセス要求に対応する処理が終了し
たことを通知する状態を示す。
定した後、HDSR７に所定の終了情報を設定し
てホストにアクセス要求に対応する処理が終了し
たことを通知する状態を示す。
第２図図中はホストが終了情報を前記
HDSR７から読み出す状態を示す。これにより、
ホストはいずれのタスクに対応する処理が終了し
たか判別し、当該判別したタスクに対応する
CCWの内容を前述したCCWメモリ６内の所定領
域から読み出す。また、必要に応じて例えば読み
出し要求の場合には前記FIFOバツフア４に格納
しておいたデータをDMAコントローラ１０を用
いてホストにDMA転送を行う。尚、HDC１は前
記状態でHDSR７にホストに対する割り込み
信号を発する情報を設定した場合には、CCWが
読み出された後に当該割り込み要求を解除してお
く。以上説明した如くして複数のアクセス要求を
受け付けると共に処理の終了したものから順にホ
ストに通知して終了処理を実行することとしてい
るため、マルチタスク処理あるいはマルチCPU
動作を行わせているシステムでは実質上アクセ
ス・タイムが短縮されることとなる。
HDSR７から読み出す状態を示す。これにより、
ホストはいずれのタスクに対応する処理が終了し
たか判別し、当該判別したタスクに対応する
CCWの内容を前述したCCWメモリ６内の所定領
域から読み出す。また、必要に応じて例えば読み
出し要求の場合には前記FIFOバツフア４に格納
しておいたデータをDMAコントローラ１０を用
いてホストにDMA転送を行う。尚、HDC１は前
記状態でHDSR７にホストに対する割り込み
信号を発する情報を設定した場合には、CCWが
読み出された後に当該割り込み要求を解除してお
く。以上説明した如くして複数のアクセス要求を
受け付けると共に処理の終了したものから順にホ
ストに通知して終了処理を実行することとしてい
るため、マルチタスク処理あるいはマルチCPU
動作を行わせているシステムでは実質上アクセ
ス・タイムが短縮されることとなる。
第３図Ａはホストから意識されるレジスタ等を
説明する説明図を示し、第３図Ｂは第３図Ａ図示
CCWメモリの内容がHDC１内ではタスク別に格
納される状態を説明する説明図を示す。
説明する説明図を示し、第３図Ｂは第３図Ａ図示
CCWメモリの内容がHDC１内ではタスク別に格
納される状態を説明する説明図を示す。
第３図Ａにおいて、ホストから意識されるのは
図示の如き一連のレジスタであるCPR８、
HCMR５、HDSR７およびメモリであるCCW０
ないし１５である。従つて、ホストはマルチタス
ク処理中あるいはマルチCPUシステム稼働中に
生じたアクセス要求を当該HDC１に求める場合
であつても、常時前記レジスタ等にアクセス要求
に必要なコマンドおよび各種パラメータ等を書き
込めばよい。そして、例えば異なるタスクに対す
るアクセス要求に対する結果の通知に際して、い
ずれのタスクに対してのものであるかを判別する
ために、当該アクセス要求する際に図示CPR８
に格納されている内容、即ちいずれのタスク番号
としてHDC１内で処理されるかを前もつて記憶
しておけばよい。尚、左端に附してあるＦ８３０
ＯないしＦ８３１Ｅ等はHDC１内のCCW０ない
し１５、CPR８、HCMR５およびHDSR７等に
所定のコマンドあるいは各種パラメータ等を格納
のあるいは読み出するためのアドレスを16進数で
示す。
図示の如き一連のレジスタであるCPR８、
HCMR５、HDSR７およびメモリであるCCW０
ないし１５である。従つて、ホストはマルチタス
ク処理中あるいはマルチCPUシステム稼働中に
生じたアクセス要求を当該HDC１に求める場合
であつても、常時前記レジスタ等にアクセス要求
に必要なコマンドおよび各種パラメータ等を書き
込めばよい。そして、例えば異なるタスクに対す
るアクセス要求に対する結果の通知に際して、い
ずれのタスクに対してのものであるかを判別する
ために、当該アクセス要求する際に図示CPR８
に格納されている内容、即ちいずれのタスク番号
としてHDC１内で処理されるかを前もつて記憶
しておけばよい。尚、左端に附してあるＦ８３０
ＯないしＦ８３１Ｅ等はHDC１内のCCW０ない
し１５、CPR８、HCMR５およびHDSR７等に
所定のコマンドあるいは各種パラメータ等を格納
のあるいは読み出するためのアドレスを16進数で
示す。
第３図Ｂにおいて、図中CCWメモリ＃０ない
しCCW＃１５は、夫々第３図Ａ図示CCW０ない
しCCW１５を一括してタスク番号別に格納する
ためのCCW領域を示す。例えば、図示点線の状
態の如く第３図Ａ図示CCW０ないし１５が一括
してタスク番号“＃２”として格納されることに
なる。従つて、図示状態では、タスク番号“＃
０”から“＃15”まで合計16組のタスクがHDC
１によつて順次受付られることになる。そして、
順次受付られた16組のタスクのうち、先に処理し
たが終了したものから順にホストに処理が終了し
た旨の通知がされると共に、処理結果が通知ある
いは所定のデータが転送されることになる。尚、
左端に附してある××00ないし××F0は当該各
CCW＃０ないし＃１５をアクセスするためのア
ドレスを示す。
しCCW＃１５は、夫々第３図Ａ図示CCW０ない
しCCW１５を一括してタスク番号別に格納する
ためのCCW領域を示す。例えば、図示点線の状
態の如く第３図Ａ図示CCW０ないし１５が一括
してタスク番号“＃２”として格納されることに
なる。従つて、図示状態では、タスク番号“＃
０”から“＃15”まで合計16組のタスクがHDC
１によつて順次受付られることになる。そして、
順次受付られた16組のタスクのうち、先に処理し
たが終了したものから順にホストに処理が終了し
た旨の通知がされると共に、処理結果が通知ある
いは所定のデータが転送されることになる。尚、
左端に附してある××00ないし××F0は当該各
CCW＃０ないし＃１５をアクセスするためのア
ドレスを示す。
次に第７図のフローチヤートを用いて、ホスト
が複数のタスクで動作中の場合のHDC１のアク
セス要求処理を説明する。たとえばタスク１，
２，３がCCW１，２，３にアクセス要求を行つ
ている場合が想定される。HDC１は、他の処理
が終了したときに第７図のフローを実行する。
が複数のタスクで動作中の場合のHDC１のアク
セス要求処理を説明する。たとえばタスク１，
２，３がCCW１，２，３にアクセス要求を行つ
ている場合が想定される。HDC１は、他の処理
が終了したときに第７図のフローを実行する。
HDC１は、ｎ＝１からｎ＝16まで順次ｎを１
ずつ増加させながらCCWoにアクセスしてその
CCWoを解析し、処理要求があれば（ｎ＝１，
２，３の場合アクセス要求がある）キヤツシユメ
モリ３をサーチし、要求データがあればFIFOバ
ツフア４に書込みホストへ終了を通知する処理を
実行して、ｎ＝１のCCWの解析に戻る。CCWo
に処理要求がないかまたは処理要求があつてもキ
ヤツシユメモリ３に要求データが見付からない場
合には、処理をパスして次のｎのCCWについて
解析する（ｎ→ｎ＋１）。ｎ＞16となつた場合に
はＮ＝１のCCWの解析に戻り、動作を繰り返す このようにして、要求データが揃つて実行可能
となつたタスクから実行が行われる。
ずつ増加させながらCCWoにアクセスしてその
CCWoを解析し、処理要求があれば（ｎ＝１，
２，３の場合アクセス要求がある）キヤツシユメ
モリ３をサーチし、要求データがあればFIFOバ
ツフア４に書込みホストへ終了を通知する処理を
実行して、ｎ＝１のCCWの解析に戻る。CCWo
に処理要求がないかまたは処理要求があつてもキ
ヤツシユメモリ３に要求データが見付からない場
合には、処理をパスして次のｎのCCWについて
解析する（ｎ→ｎ＋１）。ｎ＞16となつた場合に
はＮ＝１のCCWの解析に戻り、動作を繰り返す このようにして、要求データが揃つて実行可能
となつたタスクから実行が行われる。
第４図および第５図にHCMR５およびHDSR
７の各ビツトに設定されるコマンド例を夫々示
し、第６図に各モードに設定するための状態例を
示す。以下簡単に説明する。
７の各ビツトに設定されるコマンド例を夫々示
し、第６図に各モードに設定するための状態例を
示す。以下簡単に説明する。
第４図において、図中INTERRUPT
ENABLEは当該ビツトが１である場合に、後述
するHDSR７のビツト１あるいは２が０から１
に変化する際にHDSR７のビツト７を１にして
ホストへの割り込みを発生させるためのものであ
る。
ENABLEは当該ビツトが１である場合に、後述
するHDSR７のビツト１あるいは２が０から１
に変化する際にHDSR７のビツト７を１にして
ホストへの割り込みを発生させるためのものであ
る。
図中RESETはHDC１をリセツトするためのも
のである。当該ビツトに１を書き込んだ後、続い
て０を書き込むことによつて初期設定を行うこと
ができる。
のである。当該ビツトに１を書き込んだ後、続い
て０を書き込むことによつて初期設定を行うこと
ができる。
図中FREE CCWは、CCW領域をイニシアラ
イズするためのものである。当該ビツトは後述す
るステータス読み出しモードの時にのみ１を書き
込むことができる。また、当該ビツトが１である
場合には後述するDMA RDY およびおよび
EXECUTEは無視される。
イズするためのものである。当該ビツトは後述す
るステータス読み出しモードの時にのみ１を書き
込むことができる。また、当該ビツトが１である
場合には後述するDMA RDY およびおよび
EXECUTEは無視される。
図中DMA RDYはホストがデータ転送を伴う
コマンドを発行した場合に、HDC１が当該ビツ
トが１であることを確認した後にDMA転送を開
始するためのものである。
コマンドを発行した場合に、HDC１が当該ビツ
トが１であることを確認した後にDMA転送を開
始するためのものである。
図中EXECUTEは当該ビツトが１に設定され
た場合に、HDC１がCCWを読み出してコマンド
を実行するためのものである。当該ビツトは後述
するHDSR７のビツト１が１の場合にのみ１を
書き込むことができる。
た場合に、HDC１がCCWを読み出してコマンド
を実行するためのものである。当該ビツトは後述
するHDSR７のビツト１が１の場合にのみ１を
書き込むことができる。
図中REQ CCWはホストアクセス要求を通知
するためのビツトである。当該ビツトを１に設定
することにより、後述するコマンド書き込みモー
ドとなる。前述した如くCCWに空きがある場合
には、後述するHDSR７のビツト１を１に設定
することにより前記コマンド書き込みモードにな
る。
するためのビツトである。当該ビツトを１に設定
することにより、後述するコマンド書き込みモー
ドとなる。前述した如くCCWに空きがある場合
には、後述するHDSR７のビツト１を１に設定
することにより前記コマンド書き込みモードにな
る。
第５図において、図中REQUEST PROCESS
INTERR UPTはHCMR５のビツト７が１であ
る場合に、HDSR７のビツト１または２が０か
ら１に変化する際に当該ビツトを１にしてホスト
に割り込みを発生させるためのものである。
INTERR UPTはHCMR５のビツト７が１であ
る場合に、HDSR７のビツト１または２が０か
ら１に変化する際に当該ビツトを１にしてホスト
に割り込みを発生させるためのものである。
図中CCW PAGEは前述した如く４ビツトを用
いてCCWを受け付けた際のタスク番号を示すた
めのものである。ホストは当該ビツトに格納され
ている値を記憶しておくことにより、いずれのタ
スク番号のものが終了したかを判別することがで
きる。
いてCCWを受け付けた際のタスク番号を示すた
めのものである。ホストは当該ビツトに格納され
ている値を記憶しておくことにより、いずれのタ
スク番号のものが終了したかを判別することがで
きる。
図中CCW STATUS READYはHDC１がス
テータス読み出しモードである状態を示す。当該
ビツトが１である場合には、HDC１は前記CCW
PAGEに格納されているCCW番号の領域に格納
されている情報を読み出すことができる。そし
て、HCMR５のビツト２または３に１を書き込
むことにより、リセツトされる（０になる）。
テータス読み出しモードである状態を示す。当該
ビツトが１である場合には、HDC１は前記CCW
PAGEに格納されているCCW番号の領域に格納
されている情報を読み出すことができる。そし
て、HCMR５のビツト２または３に１を書き込
むことにより、リセツトされる（０になる）。
図中CCW READYは当該ビツトが１である場
合に、HDC１がコマンド書き込みモードにある
ことを示すためのものである。当該ビツトが１で
ある場合にはCPR８に格納されている番号の
CCWにコマンドおよびパラメータを書き込むこ
とができる。当該ビツトはHCMR５のビツト１
に１を書き込むことにより、０となる。
合に、HDC１がコマンド書き込みモードにある
ことを示すためのものである。当該ビツトが１で
ある場合にはCPR８に格納されている番号の
CCWにコマンドおよびパラメータを書き込むこ
とができる。当該ビツトはHCMR５のビツト１
に１を書き込むことにより、０となる。
図中CONTROLLER READYは例えば
HCMR５のビツト４を１にした場合に０となり、
リセツトを解除した後、所定時間経過後に１とな
るものである。当該ビツトが０である場合には
HCMR５への書き込みは禁止される。
HCMR５のビツト４を１にした場合に０となり、
リセツトを解除した後、所定時間経過後に１とな
るものである。当該ビツトが０である場合には
HCMR５への書き込みは禁止される。
第６図においては、図中は事象待ちモードを
示す。当該事象待ちモードは、HDC１のシステ
ムをリセツトした後および第４図図中HCMR５
のRESETを１に設定した後に設定されるもので
ある。また、後述する２つのモード以外の状態に
なつた場合にも当該事象待ちモードになる。
示す。当該事象待ちモードは、HDC１のシステ
ムをリセツトした後および第４図図中HCMR５
のRESETを１に設定した後に設定されるもので
ある。また、後述する２つのモード以外の状態に
なつた場合にも当該事象待ちモードになる。
図中はコマンド書き込みモードを示す。当該
コマンド書き込みモードは、ホストがHCMR５
のREQ CCWに１を書き込んだ後、CCWに空き
がある場合にHDC１がHDSR７のCCW
READYに１を設定することによつて示されるモ
ードである。当該コマンド書き込みモードにある
場合には、ホストはCCWに書き込みを行うこと
ができる。また、HCMR５のEXECUTEを１に
設定することにより、前記事象待ちモードに移
る。
コマンド書き込みモードは、ホストがHCMR５
のREQ CCWに１を書き込んだ後、CCWに空き
がある場合にHDC１がHDSR７のCCW
READYに１を設定することによつて示されるモ
ードである。当該コマンド書き込みモードにある
場合には、ホストはCCWに書き込みを行うこと
ができる。また、HCMR５のEXECUTEを１に
設定することにより、前記事象待ちモードに移
る。
図中はステータス読み出しモードを示す、当
該ステータス読み出しモードは、HDC１がCCW
を実行してホストにステータスの引き取りを要求
する際にHDSR７のCCW STATUS READYを
１に設定することによつて示されるモードであ
る。当該ステータス読み出しモードである場合に
は、ホストはCCWの読み出しを行うことかでき
る。また、HCMR５のFREE CCWを１に設定す
ることにより、本モードから前記事象待ちモード
に移る。
該ステータス読み出しモードは、HDC１がCCW
を実行してホストにステータスの引き取りを要求
する際にHDSR７のCCW STATUS READYを
１に設定することによつて示されるモードであ
る。当該ステータス読み出しモードである場合に
は、ホストはCCWの読み出しを行うことかでき
る。また、HCMR５のFREE CCWを１に設定す
ることにより、本モードから前記事象待ちモード
に移る。
以上説明した如く、本発明によれば、ホストか
らのアクセス要求を逐次複数個受付け可能にする
と共に、当該要求に対する処理の可能なものから
順次実行し、処理の終了したものから終了処理を
実行する構成を採用しているため、マルチタスク
処理中あるいはマルチCPUシステムの稼働中等
に生じた複数のアクセス要求に対するアクセス・
タイムを実質上短縮することが可能となると共
に、アクセス要求に対する順序づけ等の処理をホ
スト等が行う必要がないことによるホスト等の負
荷の軽減を図ることが可能となる。
らのアクセス要求を逐次複数個受付け可能にする
と共に、当該要求に対する処理の可能なものから
順次実行し、処理の終了したものから終了処理を
実行する構成を採用しているため、マルチタスク
処理中あるいはマルチCPUシステムの稼働中等
に生じた複数のアクセス要求に対するアクセス・
タイムを実質上短縮することが可能となると共
に、アクセス要求に対する順序づけ等の処理をホ
スト等が行う必要がないことによるホスト等の負
荷の軽減を図ることが可能となる。
第１図は本発明の１実施例構成図、第２図は第
１図図示本発明の１実施例構成の動作を説明する
フローチヤート、第３図ないし第５図は第１図図
示本発明の１実施例構成のレジスタ等の構成を説
明する説明図、第６図は第１図図示本発明の１実
施例構成のモードを説明する説明図、第７図は第
１図図示本発明の１実施例構成におけるHDCの
アクセス要求処理のフローチヤートである。 図中、１はHDC（デイスク・コントローラ）、
２はデイスク装置、３はキヤツシユメモリ、４は
FIFO（First In First Out）バツフア、５は
HCMR（コマンド・レジスタ）、６はCCWメモ
リ、７はHDSR（ステータス・レジスタ）、８は
CPR（CCWページ・レジスタ）、９はフアーム・
プロセツサ、１０はDMAコントローラを表す。
１図図示本発明の１実施例構成の動作を説明する
フローチヤート、第３図ないし第５図は第１図図
示本発明の１実施例構成のレジスタ等の構成を説
明する説明図、第６図は第１図図示本発明の１実
施例構成のモードを説明する説明図、第７図は第
１図図示本発明の１実施例構成におけるHDCの
アクセス要求処理のフローチヤートである。 図中、１はHDC（デイスク・コントローラ）、
２はデイスク装置、３はキヤツシユメモリ、４は
FIFO（First In First Out）バツフア、５は
HCMR（コマンド・レジスタ）、６はCCWメモ
リ、７はHDSR（ステータス・レジスタ）、８は
CPR（CCWページ・レジスタ）、９はフアーム・
プロセツサ、１０はDMAコントローラを表す。
Claims (1)
- １ ホストからのアクセス要求に対してキヤツシ
ユメモリを有するデイスク装置を制御して所定の
処理を行うデイスクマルチ制御処理方式におい
て、前記ホストからのアクセス要求に関する情報
を格納するコマンド・レジスタと、該コマンド・
レジスタに格納した前記ホストからのアクセス要
求に対しての応答情報を格納するステータス・レ
ジスタと、該ステータス・レジスタに格納されて
いるタスク番号情報およびアクセス要求受入情報
に対応した形で前記ホストから入力されたCCW
情報を当該タスク番号に対応する位置に格納する
ためのCCWメモリとを備え、該CCWメモリ内の
所定のCCW番号に格納されたCCW情報を用いて
ホストからアクセス要求のあつた処理を実行可能
なものから順次実行し、実行終了した旨および当
該終了したもののCCW番号を前記ステータス・
レジスタに設定して前記ホストに通知することに
よつて前記複数のアクセス要求に対するマルチタ
スク処理を行うことを特徴とするデイスクマルチ
制御処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109033A JPS60252939A (ja) | 1984-05-29 | 1984-05-29 | ディスクマルチ制御処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109033A JPS60252939A (ja) | 1984-05-29 | 1984-05-29 | ディスクマルチ制御処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60252939A JPS60252939A (ja) | 1985-12-13 |
| JPH051502B2 true JPH051502B2 (ja) | 1993-01-08 |
Family
ID=14499904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109033A Granted JPS60252939A (ja) | 1984-05-29 | 1984-05-29 | ディスクマルチ制御処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60252939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09156305A (ja) * | 1995-12-08 | 1997-06-17 | Kokuyo Co Ltd | 陳列什器のキャスター取付構造 |
-
1984
- 1984-05-29 JP JP59109033A patent/JPS60252939A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09156305A (ja) * | 1995-12-08 | 1997-06-17 | Kokuyo Co Ltd | 陳列什器のキャスター取付構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60252939A (ja) | 1985-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009455A (ko) | 디지탈 신호처리 프로세서 | |
| KR20060028705A (ko) | 재 어드레스 가능한 가상 ｄｍａ 제어 및 상태 레지스터들 | |
| US6725348B1 (en) | Data storage device and method for reducing write misses by completing transfer to a dual-port cache before initiating a disk write of the data from the cache | |
| US5835957A (en) | System and method for a fast data write from a computer system to a storage system by overlapping transfer operations | |
| JPH051502B2 (ja) | ||
| US5951663A (en) | Method and apparatus for tracking bus transactions | |
| JPH04355818A (ja) | データ入出力制御装置 | |
| JP2755103B2 (ja) | 記憶装置のアクセス方法 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPS60258670A (ja) | デ−タ授受方法 | |
| JPH044455A (ja) | メモリアクセス調停回路 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPH0424733B2 (ja) | ||
| JPH0820934B2 (ja) | ディスクキャッシュ制御方式 | |
| JPH0376501B2 (ja) | ||
| JPH01169564A (ja) | プロセッサ間同期方式 | |
| JPS6232551A (ja) | メモリアクセス制御装置 | |
| JPH01251249A (ja) | キャッシュメモリ制御装置 | |
| JPH03233780A (ja) | バスアクセス方式 | |
| JPH01302448A (ja) | 情報処理装置 | |
| JPS5847730B2 (ja) | メモリアクセス制御方式 | |
| JPH0321941B2 (ja) | ||
| JPH01119849A (ja) | 多重プロセッサシステム | |
| JPH04243459A (ja) | ダブルバッファ制御方式 |