JPS60251742A - タイミング同期回路 - Google Patents
タイミング同期回路Info
- Publication number
- JPS60251742A JPS60251742A JP59109208A JP10920884A JPS60251742A JP S60251742 A JPS60251742 A JP S60251742A JP 59109208 A JP59109208 A JP 59109208A JP 10920884 A JP10920884 A JP 10920884A JP S60251742 A JPS60251742 A JP S60251742A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- circuit
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はタイミング同期回路に関し、特に帯域制限され
た多値ベースバンド信号から、復調された信号を所定の
ディジタル信号に変換するためのタイミング信号を再生
する。タイミング同期回路の改良に関する。
た多値ベースバンド信号から、復調された信号を所定の
ディジタル信号に変換するためのタイミング信号を再生
する。タイミング同期回路の改良に関する。
（従来技術）
ディジタル搬送波伝送方式に用いられる復調装置におい
ては、一般に復調された信号をディジタル信号に変換す
るためには、所定のタイミング信号が必要となる。多相
位相変調（以下、多相ＰＳＫと略記）方式または多値直
交振幅変調（以下、多値Ｑ Ａ Ｉｖｌと略記）方式に
よるディジタル搬送波伝送方式においては、従来、帯域
制限された多値ベースバンド信号から前記タイミング信
号を再生する手段として、１例として第１図に示される
タイミング同期回路が用いられている。
ては、一般に復調された信号をディジタル信号に変換す
るためには、所定のタイミング信号が必要となる。多相
位相変調（以下、多相ＰＳＫと略記）方式または多値直
交振幅変調（以下、多値Ｑ Ａ Ｉｖｌと略記）方式に
よるディジタル搬送波伝送方式においては、従来、帯域
制限された多値ベースバンド信号から前記タイミング信
号を再生する手段として、１例として第１図に示される
タイミング同期回路が用いられている。
第１図に示されるタイミング同期回路は、変調方式が、
８Ｐ８Ｋまたは１６ＱＡＭによっている場合に対応して
おり、３ビツトＡ／Ｄコンバータ１、極性判別回路２、
論理回路３、低域３波器４および電圧制御発振器５を備
えている。図において、例えば、所定の位相検波器によ
シ復調され帯域制限された１６ＱＡＭベースバンド信号
ｍは、３ピツ）Ａ／Ｄコンバータ１に入力され、電圧制
御発振器５から入力されるタイミング信号によシサンプ
リング整形されて、第３図（ａ）の基準レベルＬ、、Ｌ
、。
８Ｐ８Ｋまたは１６ＱＡＭによっている場合に対応して
おり、３ビツトＡ／Ｄコンバータ１、極性判別回路２、
論理回路３、低域３波器４および電圧制御発振器５を備
えている。図において、例えば、所定の位相検波器によ
シ復調され帯域制限された１６ＱＡＭベースバンド信号
ｍは、３ピツ）Ａ／Ｄコンバータ１に入力され、電圧制
御発振器５から入力されるタイミング信号によシサンプ
リング整形されて、第３図（ａ）の基準レベルＬ、、Ｌ
、。
Ｌｓ、 Ｌ、 、 Ｌ、 、 Ｌ、およびＢ７によシ、
データ信号ＸＩ。
データ信号ＸＩ。
Ｘ、およびＸ３に変換される。仁のベースバンド信号ｍ
と、データ信号Ｘ、 、 Ｘ、およびＸ３との関係は第
４図に示される。
と、データ信号Ｘ、 、 Ｘ、およびＸ３との関係は第
４図に示される。
第３図の）において、Ｔ−、、ＴｏおよびＩｌｌ、は、
３タイムスロット間における、４値ベ一スバント信号に
対する最適サンプリング点を表わしておシ、また第３図
（ａ）における（ Ａ ”’＠ ＋ Ａ’ −ｊ ＋
Ａ’−１＋ Ａ＃−Ｊ、（Ｂｏ、 ＢＳ、 Ｂ％、Ｂ′
ら）および（Ｃ，、Ｃ’、、Ｃ“１．Ｃ“１）は、それ
ぞれ、Ｔ−、、ＴｏおよびＴ、においてサンプリングさ
れる４値ベ一スバンド信号の、各基準レベルにおけるタ
イミング同期回路の収束点を表わしている。サンプリン
グ点Ｔ。における。それぞれ基準レベルＬ１ 、 Ｂ３
、 Ｂ６およびり、に対応する収束点Ｂ。、 Ｂ５．
Ｂ’；およびＢ％においては、帯域制限された４値ベ
一スバンド信号の波形ｍ、 、 Ｂ２． Ｂ３゜ｍ、
、 ｍ、 、 ｍ、 、 ｍ、およびｍｓが、前記集束
点の近傍のみを示す形で表示されている。なお、他のサ
ンプリング点Ｔ−，およびＴ、における、各レベルに対
応する収束点、Ａ−Ｉ Ｔ Ａ’−１＋ Ａ″−１＋お
よびＡ“′−１と、Ｃ，、Ｃ；、ＣτおよびＣ／／／、
とにおいても、４値ベ一スバンド信号の近傍波形が部分
表示されている。
３タイムスロット間における、４値ベ一スバント信号に
対する最適サンプリング点を表わしておシ、また第３図
（ａ）における（ Ａ ”’＠ ＋ Ａ’ −ｊ ＋
Ａ’−１＋ Ａ＃−Ｊ、（Ｂｏ、 ＢＳ、 Ｂ％、Ｂ′
ら）および（Ｃ，、Ｃ’、、Ｃ“１．Ｃ“１）は、それ
ぞれ、Ｔ−、、ＴｏおよびＴ、においてサンプリングさ
れる４値ベ一スバンド信号の、各基準レベルにおけるタ
イミング同期回路の収束点を表わしている。サンプリン
グ点Ｔ。における。それぞれ基準レベルＬ１ 、 Ｂ３
、 Ｂ６およびり、に対応する収束点Ｂ。、 Ｂ５．
Ｂ’；およびＢ％においては、帯域制限された４値ベ
一スバンド信号の波形ｍ、 、 Ｂ２． Ｂ３゜ｍ、
、 ｍ、 、 ｍ、 、 ｍ、およびｍｓが、前記集束
点の近傍のみを示す形で表示されている。なお、他のサ
ンプリング点Ｔ−，およびＴ、における、各レベルに対
応する収束点、Ａ−Ｉ Ｔ Ａ’−１＋ Ａ″−１＋お
よびＡ“′−１と、Ｃ，、Ｃ；、ＣτおよびＣ／／／、
とにおいても、４値ベ一スバンド信号の近傍波形が部分
表示されている。
第３図（ａ）およびΦ）と、第４図とを参照して明らか
な工うに、サンプリング点Ｔ０における収束点へ。
な工うに、サンプリング点Ｔ０における収束点へ。
ＢＨ，ｒ４およびＢ％おいて判別されるデータ信号入は
、Ｔ、の前後におけるＴ。±ΔＴのタイミングでサンプ
リングされる時には、第５図のように表わされる。第５
図より、データ信号風において、ベースバンド信号波形
ｍ、−ｍ、、すなわちサンプリング点Ｔ。における時間
微分係数の極性が正である場合には、サンプリング点が
Ｔ０＋ΔＴの時には常に為は１ｎとなシ、反対にＴ。−
ΔＴの時には常に入はＯ″となる。
、Ｔ、の前後におけるＴ。±ΔＴのタイミングでサンプ
リングされる時には、第５図のように表わされる。第５
図より、データ信号風において、ベースバンド信号波形
ｍ、−ｍ、、すなわちサンプリング点Ｔ。における時間
微分係数の極性が正である場合には、サンプリング点が
Ｔ０＋ΔＴの時には常に為は１ｎとなシ、反対にＴ。−
ΔＴの時には常に入はＯ″となる。
他方、ベースバンド信号波形−〜ｍ８、すなわちサンプ
リング点１′ｏにおける時間微分係数の極性が頁である
場合には、前述のベースバンド信号波形ｍ、 −ｗ ｍ
、の場合と逆極性のデータ信号＆が得られるので、仁の
四〜ｍ４の場合のデータ信号Ｘ、の極性を逆転してやれ
ば、波形ｍ、〜ｍｓの場合と同等のデータ信号となる。
リング点１′ｏにおける時間微分係数の極性が頁である
場合には、前述のベースバンド信号波形ｍ、 −ｗ ｍ
、の場合と逆極性のデータ信号＆が得られるので、仁の
四〜ｍ４の場合のデータ信号Ｘ、の極性を逆転してやれ
ば、波形ｍ、〜ｍｓの場合と同等のデータ信号となる。
このように、多（Ｗベースバンド信号のサンプリング点
Ｔ。における微係数の極性を判別し、その判別結果を参
照してデータ信号風を論理操作すれば、その出力１３号
はサンプリング点Ｔ。に対する時間ずれを検出する誤差
信号となシ得る。
Ｔ。における微係数の極性を判別し、その判別結果を参
照してデータ信号風を論理操作すれば、その出力１３号
はサンプリング点Ｔ。に対する時間ずれを検出する誤差
信号となシ得る。
第１図における検性判別回路２ば、多値ベースバンド信
号波形ｍ１〜ｍ８を判別するためのもので信号Ｇは波形
ｍ、〜ｍ４の場合に６１”となシ、波形ｍ、〜ｍ８の場
合に０”となる。論理回路３は、３ビツトＡ／Ｄコンバ
ータ１から入力されるデータ信号入を、信号Ｇが１”の
場合には極性反転させ、且つ信号ＧおよびＧが共に０”
の場合には、波形ｍ、〜ｍ８のうちのいずれかの波形で
、最も近い過去のデータ信号入を保持する機能を有して
オリ、その出力として、３ビツトＡ／Ｄコンバータ１に
おける、サンプリング点の時間ずれを検出する誤差信号
が得られる。この誤差信号を低域３波器４を経由して、
電圧制御発振器５に対する位相制御信号として供給する
ことによシ、前述の最適サンプリング点を維持すること
の可能なタイミング信号が、電圧制御発振器５から出力
されて３ビツトＡ／Ｄコンバータに供給される。
号波形ｍ１〜ｍ８を判別するためのもので信号Ｇは波形
ｍ、〜ｍ４の場合に６１”となシ、波形ｍ、〜ｍ８の場
合に０”となる。論理回路３は、３ビツトＡ／Ｄコンバ
ータ１から入力されるデータ信号入を、信号Ｇが１”の
場合には極性反転させ、且つ信号ＧおよびＧが共に０”
の場合には、波形ｍ、〜ｍ８のうちのいずれかの波形で
、最も近い過去のデータ信号入を保持する機能を有して
オリ、その出力として、３ビツトＡ／Ｄコンバータ１に
おける、サンプリング点の時間ずれを検出する誤差信号
が得られる。この誤差信号を低域３波器４を経由して、
電圧制御発振器５に対する位相制御信号として供給する
ことによシ、前述の最適サンプリング点を維持すること
の可能なタイミング信号が、電圧制御発振器５から出力
されて３ビツトＡ／Ｄコンバータに供給される。
第６図は、極性判別回路２および論理回路３の具体的な
例を示しており、１１〜１６．１８〜１９および２６は
Ｄタイプのフリップフロップ、１７は振幅比較器、２０
はＯＲ／ＮＯＲゲート、２１〜２２および２５はＡＮＤ
ゲート、２３〜２４はＯＲゲートである。極性判別回路
２において、データ信号入および為はフリップフロップ
１１および１４に入力され、電圧制御発振器５から送ら
れてくるタイミング信号Ｔは、フリップフロップ１１〜
１６に入力される。ソリツブフロップ１１および１４の
出力には、それぞれデータ信号Ｘ。
例を示しており、１１〜１６．１８〜１９および２６は
Ｄタイプのフリップフロップ、１７は振幅比較器、２０
はＯＲ／ＮＯＲゲート、２１〜２２および２５はＡＮＤ
ゲート、２３〜２４はＯＲゲートである。極性判別回路
２において、データ信号入および為はフリップフロップ
１１および１４に入力され、電圧制御発振器５から送ら
れてくるタイミング信号Ｔは、フリップフロップ１１〜
１６に入力される。ソリツブフロップ１１および１４の
出力には、それぞれデータ信号Ｘ。
および為の１０時におけるデータが得られ、フリップフ
ロップ１３および１６の出力には、それぞれデータ信号
＆およびＸ、のＴ−、時におけるデータが得られる。こ
れらのデータ信号ＸＩおよび入に対応するデータＹ、お
よびＹ−、は、共に振幅比較器１７に入力され、振幅比
較器１７において多値ベースバンド信号の微係数の極性
が判別される。今、Ｔ−、時における４値ベ一スバンド
信号をａ−、とし、Ｔ１時における４値ベ一スバンド信
号をａｌとすると、振幅比較器１７においては、 ａ、
−ａ、＝＝Ｍが演算され、Ｍの値が正、すなわち一時の
微係数が正である場合には、信号Ｇはｌ”として出力さ
れ、Ｍの値が負、すなわちＴ。時の微係数が負である場
合には、信号Ｇは１”として出力される。なお、前記ａ
−，およびａｌは、ノリノブフロップ１１，１３゜１４
．１６の出力から、振幅比較器１７における論理演算に
よって得られる。
ロップ１３および１６の出力には、それぞれデータ信号
＆およびＸ、のＴ−、時におけるデータが得られる。こ
れらのデータ信号ＸＩおよび入に対応するデータＹ、お
よびＹ−、は、共に振幅比較器１７に入力され、振幅比
較器１７において多値ベースバンド信号の微係数の極性
が判別される。今、Ｔ−、時における４値ベ一スバンド
信号をａ−、とし、Ｔ１時における４値ベ一スバンド信
号をａｌとすると、振幅比較器１７においては、 ａ、
−ａ、＝＝Ｍが演算され、Ｍの値が正、すなわち一時の
微係数が正である場合には、信号Ｇはｌ”として出力さ
れ、Ｍの値が負、すなわちＴ。時の微係数が負である場
合には、信号Ｇは１”として出力される。なお、前記ａ
−，およびａｌは、ノリノブフロップ１１，１３゜１４
．１６の出力から、振幅比較器１７における論理演算に
よって得られる。
上記の説明は、帯域制限された多値ベースバンド信号か
らタイミング信号を再生する、従来例のタイミング同期
回路の動作概要であるが、上記の従来例の動作内容は、
本発明のタイミング同期回路の動作と密接に関連してい
る／とめに、第１図、第３図、第４図、第５図および第
６図を参照して具体的に説明した。しかしながら、上述
の１．６ＱＡＭ方式に対応する、４匝ベ一スバンド信号
のディジタル化するだめのタイミング信号を再生ずるタ
イミング同期回路においては、３ピツ）Ａ、／Ｄコンバ
ータから出力される、３系列のデータ信号Ｘ、。
らタイミング信号を再生する、従来例のタイミング同期
回路の動作概要であるが、上記の従来例の動作内容は、
本発明のタイミング同期回路の動作と密接に関連してい
る／とめに、第１図、第３図、第４図、第５図および第
６図を参照して具体的に説明した。しかしながら、上述
の１．６ＱＡＭ方式に対応する、４匝ベ一スバンド信号
のディジタル化するだめのタイミング信号を再生ずるタ
イミング同期回路においては、３ピツ）Ａ、／Ｄコンバ
ータから出力される、３系列のデータ信号Ｘ、。
為および為のうちの、ＸｌおよびＸ、の２系列のデータ
信号が、極性判別用として極性判別回路に入力されてい
る。一般に、多値ベースバンド信号の多値数の増大にと
もない、前記ｎビット、ｉ〜／Ｄコンバータか（：）出
力されるデータイー号の系列数もｎ系列に増大シ１、前
記極性判回路に送られる％性判定用のデータ信号もｎ−
１に対応して増加する。このため、タイミング同期回路
の主要構成要素の一つである、極性判別回路の回路構成
が複雑化するという欠点がある。
信号が、極性判別用として極性判別回路に入力されてい
る。一般に、多値ベースバンド信号の多値数の増大にと
もない、前記ｎビット、ｉ〜／Ｄコンバータか（：）出
力されるデータイー号の系列数もｎ系列に増大シ１、前
記極性判回路に送られる％性判定用のデータ信号もｎ−
１に対応して増加する。このため、タイミング同期回路
の主要構成要素の一つである、極性判別回路の回路構成
が複雑化するという欠点がある。
（発明の目的）
本発明の目的は上記の欠点を除去し、多値ベ−スバンド
信号をディジタル化するだめのタイミング信号を再生す
るために、＠記多値ベースバンド信号をサンプリング整
形するＡ／Ｄコンバータにおいて、中心基準レベル値に
よシ識別されるデータ信号を、極性判別回路に対する極
性判別用の参照信号として用いることにより、前記極性
判別回路の回路構成を簡易化することのできるタイミン
グ同期回路を提供することにある。
信号をディジタル化するだめのタイミング信号を再生す
るために、＠記多値ベースバンド信号をサンプリング整
形するＡ／Ｄコンバータにおいて、中心基準レベル値に
よシ識別されるデータ信号を、極性判別回路に対する極
性判別用の参照信号として用いることにより、前記極性
判別回路の回路構成を簡易化することのできるタイミン
グ同期回路を提供することにある。
（発明の構成）
本発明のタイミング同期回路は、帯域制限を受けた多値
ベースバンド信号から、所定のタイミング信号を再生す
るタイミング同期回路において、所定の位相制御信号に
よって、タイミング信号の出力位相が自動的に制御調整
されるように形成されるタイミング同期回路と、 前記タイミング信号発生回路から出力されるタイミング
信号を用いて、前記多値ベースバンド信号をサンプリン
グ整形するｎ（３以上の整数）ピットＡ／Ｄコンバータ
と、 前記ｎビットＡ／Ｄコンバータから出力される所定のｎ
系列のデータ信号の内の、前記ｎビットＡ／Ｄコンバー
タにおける中心基準レベル値によシ識別されて出力され
る特定の１系列のデータ信号を参照して、前記ｎビット
Ａ／Ｄコンバータのサンプリング点における前値多値ベ
ースバンド信号の微係数の極性を判別する極性判別回路
と、前記極性判別回路から出力される極性判別信号を参
照して、前記ｎピットＡ／Ｄコンバータから出力される
所定のｎ系列のデータ信号の内の、前記多値ベースバン
ド信号の位置判別を行う製定の１系列のデータ信号に対
して、所定の論理操作を行うことによシ前記位相制御信
号を生成する論理回路と、 を備えて構成される。
ベースバンド信号から、所定のタイミング信号を再生す
るタイミング同期回路において、所定の位相制御信号に
よって、タイミング信号の出力位相が自動的に制御調整
されるように形成されるタイミング同期回路と、 前記タイミング信号発生回路から出力されるタイミング
信号を用いて、前記多値ベースバンド信号をサンプリン
グ整形するｎ（３以上の整数）ピットＡ／Ｄコンバータ
と、 前記ｎビットＡ／Ｄコンバータから出力される所定のｎ
系列のデータ信号の内の、前記ｎビットＡ／Ｄコンバー
タにおける中心基準レベル値によシ識別されて出力され
る特定の１系列のデータ信号を参照して、前記ｎビット
Ａ／Ｄコンバータのサンプリング点における前値多値ベ
ースバンド信号の微係数の極性を判別する極性判別回路
と、前記極性判別回路から出力される極性判別信号を参
照して、前記ｎピットＡ／Ｄコンバータから出力される
所定のｎ系列のデータ信号の内の、前記多値ベースバン
ド信号の位置判別を行う製定の１系列のデータ信号に対
して、所定の論理操作を行うことによシ前記位相制御信
号を生成する論理回路と、 を備えて構成される。
（発明の実施例）
以下、本発明について図面を参照して詳細に説明する。
第２図は、本発明の第１の実施例の要部を示すブロック
図で、タイミング信号の出力位相の制御手段として、前
記位相制御信号により位相を制御調整される電圧制御発
振器を用いる場合の、４値ベ一スバンド信号に対応する
タイミング同期回路の一例を示している。
図で、タイミング信号の出力位相の制御手段として、前
記位相制御信号により位相を制御調整される電圧制御発
振器を用いる場合の、４値ベ一スバンド信号に対応する
タイミング同期回路の一例を示している。
第２図に示されるように、第１の実施例は、３ビツトＡ
／Ｄコンバータ６と、極性判別回路７と、論理回路８と
、低域ろ波器９と、電圧制御発振器１０とを備えている
。
／Ｄコンバータ６と、極性判別回路７と、論理回路８と
、低域ろ波器９と、電圧制御発振器１０とを備えている
。
第２図において、帯域制限されだ４値ベ一スバンド信号
ｍは、３ビツトＡ／Ｄコンバータ６に入力され、電圧制
御発振器１０から送られてくるタイミング信号によシサ
ンプリング整形されて、データ信号＼、ｘ２および入と
して出力される。３ピツ） Ａ／１）コンバータ６の動
作については、前述の従来例において説明したとおりで
ある。データ信号風は、本来のデータ信号として出力さ
れるとともに、極性判別用の参照信号として極性判別回
路７に入力される。極性判別回路７の１実施例は、第８
図に、そのブロック図が示される。第８図において、３
３〜３５はＤタイプの７リツプフロツプ、３６は振幅比
較回路である。
ｍは、３ビツトＡ／Ｄコンバータ６に入力され、電圧制
御発振器１０から送られてくるタイミング信号によシサ
ンプリング整形されて、データ信号＼、ｘ２および入と
して出力される。３ピツ） Ａ／１）コンバータ６の動
作については、前述の従来例において説明したとおりで
ある。データ信号風は、本来のデータ信号として出力さ
れるとともに、極性判別用の参照信号として極性判別回
路７に入力される。極性判別回路７の１実施例は、第８
図に、そのブロック図が示される。第８図において、３
３〜３５はＤタイプの７リツプフロツプ、３６は振幅比
較回路である。
第８図に示される極性判別回路７において、データ信号
風はフリップフロップ３３に入力され、電圧制御発振器
１０から送られてくるタイミング信号Ｔは、フリップフ
ロップ３３，３４および３５に入力される。フリップフ
ロップ３３および３５の出力には、それぞれデータ信号
にのＴ１時およびＴ−１時におけるデータＹ１およびＹ
−、が得られ、共に振幅比較器３６に入力される。この
場合、前述の従来例と異なる点は、振幅比較器３６に入
力されるデータＹ−，およびＹ、が、データ信号Ｘ、の
みに対応するデータという点である。振幅比較器３６に
おいては、上記のデータＹ−，およびＹ、を入力して、
所定の論理演算を介して２値ベ一スバンド信号のＴ−、
時および１１時における振幅ｂ−，およびｂｌが抽出さ
れ、ｂ、 −ｂ−、＝Ｍが演算される。このＭの値が正
、すなわちＴ。時のベースバンド信号の微係数が正であ
る場合には、信号Ｇは１”として出力され、Ｍの値が負
、すなわちＴ。時のベースバンド信号の微係数が負の場
合には、信号Ｇは”１″として出力される。このことを
、第３図（ａ）およびΦ）を参照して説明すると、ベー
スバンド信号波形がｍ、 、 ｍ、 、 ｍ、およびｍ
４の大多数の場合において、信号Ｇは′１”となシ、ベ
ースバンド信号波形がｍ、 、ｍ６． ｍ７およびｍ８
の大多数の場合において、信号Ｇは１”となる。
風はフリップフロップ３３に入力され、電圧制御発振器
１０から送られてくるタイミング信号Ｔは、フリップフ
ロップ３３，３４および３５に入力される。フリップフ
ロップ３３および３５の出力には、それぞれデータ信号
にのＴ１時およびＴ−１時におけるデータＹ１およびＹ
−、が得られ、共に振幅比較器３６に入力される。この
場合、前述の従来例と異なる点は、振幅比較器３６に入
力されるデータＹ−，およびＹ、が、データ信号Ｘ、の
みに対応するデータという点である。振幅比較器３６に
おいては、上記のデータＹ−，およびＹ、を入力して、
所定の論理演算を介して２値ベ一スバンド信号のＴ−、
時および１１時における振幅ｂ−，およびｂｌが抽出さ
れ、ｂ、 −ｂ−、＝Ｍが演算される。このＭの値が正
、すなわちＴ。時のベースバンド信号の微係数が正であ
る場合には、信号Ｇは１”として出力され、Ｍの値が負
、すなわちＴ。時のベースバンド信号の微係数が負の場
合には、信号Ｇは”１″として出力される。このことを
、第３図（ａ）およびΦ）を参照して説明すると、ベー
スバンド信号波形がｍ、 、 ｍ、 、 ｍ、およびｍ
４の大多数の場合において、信号Ｇは′１”となシ、ベ
ースバンド信号波形がｍ、 、ｍ６． ｍ７およびｍ８
の大多数の場合において、信号Ｇは１”となる。
極性判別回路７から出力される信号ＧおよびＧは、論理
回路８に入力されるが、論理回路８の１例としては、第
６図に示される従来のタイミング同期回路の説明時に引
用された論理回路３を、そのまま参照することができる
。第６図の論理回路３において、データ信号風はＤタイ
プ・フリップフロップ１８に入力され、電圧制御発振器
１０から送られてくるタイミング信号Ｔは、Ｄタイプ・
フリップフロップ１８．１９およびＡＮＤゲート２５に
入力される。他方、極性判別回路７から送られてくる信
号ＧおよびＧは、ＡＮＤゲート２１゜２２およびＯＲゲ
ート２３に入力される。Ｄタイプ・クリップ１９の出力
には、データ信号入のＴ。
回路８に入力されるが、論理回路８の１例としては、第
６図に示される従来のタイミング同期回路の説明時に引
用された論理回路３を、そのまま参照することができる
。第６図の論理回路３において、データ信号風はＤタイ
プ・フリップフロップ１８に入力され、電圧制御発振器
１０から送られてくるタイミング信号Ｔは、Ｄタイプ・
フリップフロップ１８．１９およびＡＮＤゲート２５に
入力される。他方、極性判別回路７から送られてくる信
号ＧおよびＧは、ＡＮＤゲート２１゜２２およびＯＲゲ
ート２３に入力される。Ｄタイプ・クリップ１９の出力
には、データ信号入のＴ。
時におけるデータが得られ、ＯＲ／ＮＯＲゲート２０、
ＡＮＤゲート２１，２２，２４のゲート作用を介して、
信号Ｇが”１”の場合にはデータ信号凡の極性がその筐
まの状態で出力され、信号Ｇがｌ”の場合にはデータ信
号Ｘ３の極性が反転されて出力される。また、ＡＮＤゲ
ート２５の出力には、信号Ｇおよびｄのいずれか一方が
”ｌ”の場合には、タイミング信号Ｔが出力さｉ、＠号
ＧおよびＧが共に０”の場合には、タイミング信号Ｔは
出力されない。従りて、Ｄタイプ・フリップフロップ２
６の出力としては、第３図（ａ）およびΦ）に示される
ように、タイミング１０時に対応する収束点残。
ＡＮＤゲート２１，２２，２４のゲート作用を介して、
信号Ｇが”１”の場合にはデータ信号凡の極性がその筐
まの状態で出力され、信号Ｇがｌ”の場合にはデータ信
号Ｘ３の極性が反転されて出力される。また、ＡＮＤゲ
ート２５の出力には、信号Ｇおよびｄのいずれか一方が
”ｌ”の場合には、タイミング信号Ｔが出力さｉ、＠号
ＧおよびＧが共に０”の場合には、タイミング信号Ｔは
出力されない。従りて、Ｄタイプ・フリップフロップ２
６の出力としては、第３図（ａ）およびΦ）に示される
ように、タイミング１０時に対応する収束点残。
Ｂ′ｏｚＢ％および８７名におけるベースバンド信号の
波形が、ｍ、％ｍ、によって示される状態にある場合に
は、ＯＲゲート２４の出力がそのままの形で出力され、
またベースバンド信号の波形が、収束点焉。
波形が、ｍ、％ｍ、によって示される状態にある場合に
は、ＯＲゲート２４の出力がそのままの形で出力され、
またベースバンド信号の波形が、収束点焉。
ＢＧ ｅ Ｂ’ＯおよびＢ〃♂において、第３図（ａ）
に示されるような状態にない場合には、現時点から１番
近い過去の波形状態に対応して、データ信号入が保持さ
れる↓りに動作する。この結果、論理回路３の出力には
サンプリング点のずれを検出する誤差信号が生成され、
タイミング信号に対する位相制御信号として出力されて
、低域ろ波器９を経由して電圧制御発振器１０に送られ
る。
に示されるような状態にない場合には、現時点から１番
近い過去の波形状態に対応して、データ信号入が保持さ
れる↓りに動作する。この結果、論理回路３の出力には
サンプリング点のずれを検出する誤差信号が生成され、
タイミング信号に対する位相制御信号として出力されて
、低域ろ波器９を経由して電圧制御発振器１０に送られ
る。
電圧制御発振器１０は、前記位相制御信号によシ発振周
波数が制御調整されるが、その発振出力の位相に対して
は、前記位相制御信号の積分値に対応する形で制御され
る。電圧制御発振器１０の出力は、所定の再生タイミン
グ信号として、３ビツトＡ／Ｄコンバータ６に送られる
とともに、タイミング信号Ｔとして、極判別回路２およ
び論理回路３に入力される。明らかに、第２図において
、論理回路８（論理回路３と同じ）、低域ろ波器９およ
び電圧制御発振器１０は、帯域制限されたべ ｊ。
波数が制御調整されるが、その発振出力の位相に対して
は、前記位相制御信号の積分値に対応する形で制御され
る。電圧制御発振器１０の出力は、所定の再生タイミン
グ信号として、３ビツトＡ／Ｄコンバータ６に送られる
とともに、タイミング信号Ｔとして、極判別回路２およ
び論理回路３に入力される。明らかに、第２図において
、論理回路８（論理回路３と同じ）、低域ろ波器９およ
び電圧制御発振器１０は、帯域制限されたべ ｊ。
−スバンド信号を参照信号とするタイミング信号の同期
系を形成しておシ、３ピツ）Ａ／Ｄコンバータ６には、
電圧制御発振器１０から、最適タイミングにおいて常時
サンプリング整形用のタイミング信号が供袷される。
系を形成しておシ、３ピツ）Ａ／Ｄコンバータ６には、
電圧制御発振器１０から、最適タイミングにおいて常時
サンプリング整形用のタイミング信号が供袷される。
次に、本発明の第２の実施例について説明する。
第７図は、第２の実施例の要部を示すブロック図で、３
ビツトＡ／Ｄコンバータ２７と、極性判別回路２８と、
論理回路２９と、低域ろ波器３０と、固定周波数発振器
３１と、可変位相器３２とを備えている。
ビツトＡ／Ｄコンバータ２７と、極性判別回路２８と、
論理回路２９と、低域ろ波器３０と、固定周波数発振器
３１と、可変位相器３２とを備えている。
この第２の実施例の、前述の第１の実施例と異なる点は
、タイミング信号の位相を制御するタイミング信号同期
系の差異にある。第２の実施例においては、タイミング
信号同期系は、論理回路２９（論理回路３と同じ）、低
域ろ波器３０および可−変位相器３２によって形成され
ておシ、固定周波数発振器３１の発振出力信号は、低域
ろ波器３０から送られてくる位相制御信号によシ伝送位
相量を制御される可変位相器３２において、所定の位相
に制御調整され、ベースバンド信号に対するサンプリン
グ整形用のタイミング信号として、３ビツトＡ／Ｄコン
バータ２７に入力されるとともに、極性判別回路２８お
よび論理回答２９に送出される。なお、３ピツトＡ／Ｄ
コンバーｌ ２７ 、ｗ性判別回路２８および論理回路
２９の動作については、前述の第１の実施例の場合と同
様である。
、タイミング信号の位相を制御するタイミング信号同期
系の差異にある。第２の実施例においては、タイミング
信号同期系は、論理回路２９（論理回路３と同じ）、低
域ろ波器３０および可−変位相器３２によって形成され
ておシ、固定周波数発振器３１の発振出力信号は、低域
ろ波器３０から送られてくる位相制御信号によシ伝送位
相量を制御される可変位相器３２において、所定の位相
に制御調整され、ベースバンド信号に対するサンプリン
グ整形用のタイミング信号として、３ビツトＡ／Ｄコン
バータ２７に入力されるとともに、極性判別回路２８お
よび論理回答２９に送出される。なお、３ピツトＡ／Ｄ
コンバーｌ ２７ 、ｗ性判別回路２８および論理回路
２９の動作については、前述の第１の実施例の場合と同
様である。
上記の第１および第２の実施例においては、多値ベース
バンド信号として、４値のベースバンド信号に対応する
タイミング同期回路について、本発明の説明を行ったが
、本発明は、この４値ベ一スバンド信号に対応する場合
に限定されるものではなく、一般に、４値以上の多値ベ
ースバンド信号に対しても適用することが可能で、例え
ば、６４値ＱＡＭ信号の場合には、Ａ／Ｄコンバータと
して４ビツトＡ／Ｄコンバータを用い、この４ピツ）Ａ
／Ｄコンバータから出力されるデータ信号Ｘ、 、 Ｘ
２． Ｘ、および人に対応して、データ信号為を極性判
別用として極性判別回路に送シ、データ信号入を位置判
別用として論理回路に送出する形において、タイミング
同期回路が形成される。
バンド信号として、４値のベースバンド信号に対応する
タイミング同期回路について、本発明の説明を行ったが
、本発明は、この４値ベ一スバンド信号に対応する場合
に限定されるものではなく、一般に、４値以上の多値ベ
ースバンド信号に対しても適用することが可能で、例え
ば、６４値ＱＡＭ信号の場合には、Ａ／Ｄコンバータと
して４ビツトＡ／Ｄコンバータを用い、この４ピツ）Ａ
／Ｄコンバータから出力されるデータ信号Ｘ、 、 Ｘ
２． Ｘ、および人に対応して、データ信号為を極性判
別用として極性判別回路に送シ、データ信号入を位置判
別用として論理回路に送出する形において、タイミング
同期回路が形成される。
一般的には、４相ＰＳＫおよび４値ＱＡＭにおける２値
ベ一スバンド信号の場合は特例として、８相Ｐ８におよ
び１６値ＱＡＭにおける４値ベ一スバンド信号の場合、
および１６ＱＡＭ、６４ＱＡＭ等におけ】多値ベースバ
ンド信号に対しても、極性判別回路に対する極性判別用
のデータ信号としては、Ａ／Ｄコンバータにおいて、中
心基準レベル値によ？て識別されるデータ信号のみを参
照することによシ、所期のタイミング同期回路を形成す
ることができる。
ベ一スバンド信号の場合は特例として、８相Ｐ８におよ
び１６値ＱＡＭにおける４値ベ一スバンド信号の場合、
および１６ＱＡＭ、６４ＱＡＭ等におけ】多値ベースバ
ンド信号に対しても、極性判別回路に対する極性判別用
のデータ信号としては、Ａ／Ｄコンバータにおいて、中
心基準レベル値によ？て識別されるデータ信号のみを参
照することによシ、所期のタイミング同期回路を形成す
ることができる。
また、上記の説明においては、本発明の適用領域として
、ディジタル搬送波伝送方式を主たる対象領域として動
作説明を行りて来たが、本発明の適用領域はこれに限定
されるものではなく、ベースバンド伝送方式に対しても
適用可能であることは言うまでもない。勿論、第１およ
び第２の実施例の説明のために用いられたブロック図等
が、本発明を限定するものでないことことは明らかなこ
とである。
、ディジタル搬送波伝送方式を主たる対象領域として動
作説明を行りて来たが、本発明の適用領域はこれに限定
されるものではなく、ベースバンド伝送方式に対しても
適用可能であることは言うまでもない。勿論、第１およ
び第２の実施例の説明のために用いられたブロック図等
が、本発明を限定するものでないことことは明らかなこ
とである。
（発゛明の効果）
以上詳細に説明したように、本発明は、帯域制限を受け
たベースバンド信号から、所定のタイミング信号を再生
するタイミング同期回路において、電圧制御発振器また
は可変位相器を含むタイミング信号同期系の一構成要素
である極性判別回路に、極性判別用として、特定の１系
列のデータ信号のみを参照信号として送出することによ
シ、前記極性判別回路の回路構成が簡易化されるという
効果がある。
たベースバンド信号から、所定のタイミング信号を再生
するタイミング同期回路において、電圧制御発振器また
は可変位相器を含むタイミング信号同期系の一構成要素
である極性判別回路に、極性判別用として、特定の１系
列のデータ信号のみを参照信号として送出することによ
シ、前記極性判別回路の回路構成が簡易化されるという
効果がある。
【図面の簡単な説明】
第１図は従来例のタイミング同期回路の要部を示すブロ
ック図、第２図は本発明の第１の実施例の要部を示すブ
ロック図、第３図（ａ）および―）は、タイミング同期
回路の動作説！図、第４図はベースバンド信号ｍとデー
タ信号Ｘｓ、為およびＸ、との対応関係図、第５図はデ
ータ信号風の状態図、第６図は極性判別回路と論理回路
の１例のブロック図、第７図は本発明の第２の実施例の
要部を示すブロック図、第８図は本発明の第１および第
２の実施例において用いられる極性判別回路の１実施例
のブロック図である。図において、１．６，２７・・・
・・・３ビツトＡ／Ｄコンバータ、２．７．２８・・・
・・・極性判別回路、３，８．２９・・・・・・論理回
路、４，９．３０・・・・・・低域ろ波器、５゜１０・
・・・・・電圧制御発振器、１１，１２，１３゜１４．
１５，１６，１８，１９，２６，３３゜３４．３５・・
・・・・Ｄタイプ・フリップフロップ、１７゜３６・・
・・・・振幅比較回路、２０・・・・・・ＯＲ／Ｎ Ｏ
Ｒゲート、２１，２２．２５・・・・・・ＡＮＤゲート
、２３゜２４・・・・・・ＯＲゲート 代理人 弁理士 内 原 音 引 第 ｔ（ａ ８２図 葛、！ｊ、図 ８７図 第 ６ 区
ック図、第２図は本発明の第１の実施例の要部を示すブ
ロック図、第３図（ａ）および―）は、タイミング同期
回路の動作説！図、第４図はベースバンド信号ｍとデー
タ信号Ｘｓ、為およびＸ、との対応関係図、第５図はデ
ータ信号風の状態図、第６図は極性判別回路と論理回路
の１例のブロック図、第７図は本発明の第２の実施例の
要部を示すブロック図、第８図は本発明の第１および第
２の実施例において用いられる極性判別回路の１実施例
のブロック図である。図において、１．６，２７・・・
・・・３ビツトＡ／Ｄコンバータ、２．７．２８・・・
・・・極性判別回路、３，８．２９・・・・・・論理回
路、４，９．３０・・・・・・低域ろ波器、５゜１０・
・・・・・電圧制御発振器、１１，１２，１３゜１４．
１５，１６，１８，１９，２６，３３゜３４．３５・・
・・・・Ｄタイプ・フリップフロップ、１７゜３６・・
・・・・振幅比較回路、２０・・・・・・ＯＲ／Ｎ Ｏ
Ｒゲート、２１，２２．２５・・・・・・ＡＮＤゲート
、２３゜２４・・・・・・ＯＲゲート 代理人 弁理士 内 原 音 引 第 ｔ（ａ ８２図 葛、！ｊ、図 ８７図 第 ６ 区
Claims (1)
- 【特許請求の範囲】 （υ 帯域制限を受けた多値ベースバンド信号から、所
定のタイミング信号を再生するタイミング同期回路にお
いて、所定の位相制御信号によって、タイミング信号の
出力位相が自動的に制御調整されるように形成されるタ
イミング信号発生回路と、前記タイミング信号発生回路
から出力されるタイミング信号を用いて、前記多値ベー
スバンド信号をサンプリング整形するｎ（３以上の整数
）ビットＡ／Ｄコンバータと、前記ｎビットＡ／Ｄコン
バータから出力される所定のｎ系列のデータ信号の内の
、前記ｎビットＡ／Ｄコンバータにおける中心基準レベ
ル値にょｈａ別されて出力される特定の１系列のデータ
信号を参照して、前記ｎビットＡ／Ｄコンバータのサン
プリング点における前記多値ベースバンド信号の微係数
の極性を判別する極性判別回路と、前記極性判別回路か
ら出力される極性判別信号を参照して、前記ｎビットＡ
／Ｄコンバータから出力される所定のｎ系列のデータ信
号の内の、前記多値ベースバンド信号の位置判別を行う
特定の１系列のデータ信号に対して、所定の論理操作を
行うことにより前記位相制御信号を生成する論理回路と
、を備えることを特徴とするタイミング同期回路。 （２）前記タイミング信号先生回路において、タイミン
グ信号の出力位相の制御手段として、前記位相制御信号
により発振出力位相が制御される電圧制御発振器を適用
することを特徴とする特許請求の範囲第（１）項記載の
タイミング同期回路。 （３ン 前記タイミング信号発生回路において、タイミ
ング信号の出力位相の制御手段として、所定の固定周波
数発振器の出力位相を制御するために、前記位相制御信
号によシ伝送位相量が制御される可変位相器を適用する
ことを特徴とする特許請求の範囲第（１）項記載のタイ
ミング同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109208A JPS60251742A (ja) | 1984-05-29 | 1984-05-29 | タイミング同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109208A JPS60251742A (ja) | 1984-05-29 | 1984-05-29 | タイミング同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251742A true JPS60251742A (ja) | 1985-12-12 |
| JPH0326934B2 JPH0326934B2 (ja) | 1991-04-12 |
Family
ID=14504335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109208A Granted JPS60251742A (ja) | 1984-05-29 | 1984-05-29 | タイミング同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251742A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988005235A1 (en) * | 1987-01-12 | 1988-07-14 | Fujitsu Limited | Discrimination timing control circuit |
| JPH02190043A (ja) * | 1989-01-18 | 1990-07-26 | Nec Corp | サンプリング位相誤差検出回路 |
| JPH0693677B2 (ja) * | 1987-01-12 | 1994-11-16 | 富士通株式会社 | 識別タイミング制御回路 |
-
1984
- 1984-05-29 JP JP59109208A patent/JPS60251742A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988005235A1 (en) * | 1987-01-12 | 1988-07-14 | Fujitsu Limited | Discrimination timing control circuit |
| US4912726A (en) * | 1987-01-12 | 1990-03-27 | Fujitsu Limited | Decision timing control circuit |
| JPH0693677B2 (ja) * | 1987-01-12 | 1994-11-16 | 富士通株式会社 | 識別タイミング制御回路 |
| JPH02190043A (ja) * | 1989-01-18 | 1990-07-26 | Nec Corp | サンプリング位相誤差検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0326934B2 (ja) | 1991-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243422B1 (en) | Waveform shaping method and equipment | |
| US5789988A (en) | Clock recovery circuit for QAM demodulator | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| JPH06325493A (ja) | ディジタル信号処理装置 | |
| JPS59161149A (ja) | タイミング同期回路 | |
| JPH0687540B2 (ja) | 復調装置 | |
| JP3691936B2 (ja) | 多値直交振幅変調装置及び多値直交振幅変調方法 | |
| JP3856555B2 (ja) | 位相角検出器及びそれを利用した周波数弁別器 | |
| JPS60251742A (ja) | タイミング同期回路 | |
| JPH0428185B2 (ja) | ||
| JPS6171736A (ja) | 微係数判別回路 | |
| JPH0122787B2 (ja) | ||
| USRE33056E (en) | Signal structures for double side band-quadrature carrier modulation | |
| JP2927929B2 (ja) | 搬送波同期回路 | |
| US6192091B1 (en) | Circuit for reproducing a clock from a multilevel QAM signal | |
| JPH0520028Y2 (ja) | ||
| JPS60251740A (ja) | タイミング同期回路 | |
| JPS6124356A (ja) | 復調装置 | |
| JP2513318B2 (ja) | 搬送波再生回路 | |
| JP2564840B2 (ja) | ディジタル復調装置 | |
| JPH0230222B2 (ja) | ||
| JPH0334705B2 (ja) | ||
| JPH057229A (ja) | 搬送波再生回路 | |
| JPS62260447A (ja) | 多値信号識別回路 | |
| JPS6177453A (ja) | １６ｑａｍ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |