JPH0693677B2 - 識別タイミング制御回路 - Google Patents
識別タイミング制御回路Info
- Publication number
- JPH0693677B2 JPH0693677B2 JP63500882A JP50088289A JPH0693677B2 JP H0693677 B2 JPH0693677 B2 JP H0693677B2 JP 63500882 A JP63500882 A JP 63500882A JP 50088289 A JP50088289 A JP 50088289A JP H0693677 B2 JPH0693677 B2 JP H0693677B2
- Authority
- JP
- Japan
- Prior art keywords
- identification
- signal
- discrimination
- inclination
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Magnetic Resonance Imaging Apparatus (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は多値振幅変調を用いた無線データ伝送システム
の受信側における識別タイミング制御回路に関する。
の受信側における識別タイミング制御回路に関する。
背景技術 多値振幅変調例えば64値直交振幅変調（QAM）を用いた
無線データ伝送システムにおいて、バイナリの伝送デー
タは送信側でＩチャネル用３ビットとＱチャネル用３ビ
ットに分配される。それぞれのチャネルの３ビットは所
定のクロックのタイミングでD/A変換され、Ｉチャネル,
Qチャネルとも８値の信号になる。ＩチャネルとＱチャ
ネルの８値信号は直交振幅変調され送信される。
無線データ伝送システムにおいて、バイナリの伝送デー
タは送信側でＩチャネル用３ビットとＱチャネル用３ビ
ットに分配される。それぞれのチャネルの３ビットは所
定のクロックのタイミングでD/A変換され、Ｉチャネル,
Qチャネルとも８値の信号になる。ＩチャネルとＱチャ
ネルの８値信号は直交振幅変調され送信される。
第１図に受信側の構成を示す。
復調部10は受信機（図示せず）からの受信信号Sinを入
力して復調しＩチャネルとＱチャネルの８値信号Sai,Sa
qを出力する。ＩチャネルとＱチャネルの８値信号Sai,S
aqはそれぞれＩチャネルとＱチャネルのデータ再生部2
0,30に入力されるとともに、Ｉチャネルの信号はクロッ
ク再生回路（BTR）40にも入力される。クロック再生回
路40ではＩチャネルの８値信号Saiを全波整流器41で全
波整流してクロック成分を生じさせる。全波整流された
信号は電圧制御発振器（VCO）42の出力とともに位相比
較器43に入力される。位相比較器43から出力される位相
差信号は低減濾波器44を介してVCO42に制御電圧として
印加される。これによりVCO42からはＩチャネルの８値
信号Saiに同期したクロックCLKが出力される。
力して復調しＩチャネルとＱチャネルの８値信号Sai,Sa
qを出力する。ＩチャネルとＱチャネルの８値信号Sai,S
aqはそれぞれＩチャネルとＱチャネルのデータ再生部2
0,30に入力されるとともに、Ｉチャネルの信号はクロッ
ク再生回路（BTR）40にも入力される。クロック再生回
路40ではＩチャネルの８値信号Saiを全波整流器41で全
波整流してクロック成分を生じさせる。全波整流された
信号は電圧制御発振器（VCO）42の出力とともに位相比
較器43に入力される。位相比較器43から出力される位相
差信号は低減濾波器44を介してVCO42に制御電圧として
印加される。これによりVCO42からはＩチャネルの８値
信号Saiに同期したクロックCLKが出力される。
一方、Ｉチャネルのデータ再生部20では、Ｉチャネルの
８値信号Saiを等化器21を介して識別器としてのA/D変換
器22に入力する。A/D変換器22は前記クロック再生回路4
0からのクロックCLKを可変移相器23を介して入力し、そ
のクロックCLKのタイミングで入力されたＩチャネルの
８値信号Saiを識別して２値ディジタル信号に変換し、
上位３ビットを識別データSdとして、それより下位１ビ
ットを識別誤差信号εとして出力する。
８値信号Saiを等化器21を介して識別器としてのA/D変換
器22に入力する。A/D変換器22は前記クロック再生回路4
0からのクロックCLKを可変移相器23を介して入力し、そ
のクロックCLKのタイミングで入力されたＩチャネルの
８値信号Saiを識別して２値ディジタル信号に変換し、
上位３ビットを識別データSdとして、それより下位１ビ
ットを識別誤差信号εとして出力する。
また、Ｑチャネルのデータ再生部30はＩチャネルのデー
タ再生部20と同様の構成である。
タ再生部20と同様の構成である。
無線通信では送信信号の帯域を制限する必要があり、そ
のため送信側で濾波器を介している。よって受信側で復
調された８値信号は矩形的な波形ではなくなだらかな波
形となっている。従って復調された８値信号のアイパタ
ーンは第２図に示すようになり、アイの開いている範囲
Ａは狭い。
のため送信側で濾波器を介している。よって受信側で復
調された８値信号は矩形的な波形ではなくなだらかな波
形となっている。従って復調された８値信号のアイパタ
ーンは第２図に示すようになり、アイの開いている範囲
Ａは狭い。
そして識別タイミングがこの範囲Ａの中心からずれるほ
ど誤り率が悪くなる。そこで、再生されたクロックの位
相を可変移相器で手動で調整し、最適識別タイミングTs
で識別が行なわれるようにして固定する。
ど誤り率が悪くなる。そこで、再生されたクロックの位
相を可変移相器で手動で調整し、最適識別タイミングTs
で識別が行なわれるようにして固定する。
しかしながら、一旦固定した後でも、温度変化や電圧変
動によりクロック位相が最適識別タイミングからずれる
可能性があり、また、データ伝送初期における同期引込
み時とか、時々現れるフェージング等に起因した符号間
干渉の増大時等においては迅速にクロック位相と最適識
別タイミングとを一致させることは困難であるという問
題がある。
動によりクロック位相が最適識別タイミングからずれる
可能性があり、また、データ伝送初期における同期引込
み時とか、時々現れるフェージング等に起因した符号間
干渉の増大時等においては迅速にクロック位相と最適識
別タイミングとを一致させることは困難であるという問
題がある。
さらに加えて同期引込み時、符号間干渉の増大時にはそ
もそも復調した多値信号Sai（Saq）が乱れており、クロ
ック位相と最適識別タイミングの一致制御のために必要
な、信用できる信号点の数が少なく、一致制御の完了ま
でに時間がかかるという問題がある。
もそも復調した多値信号Sai（Saq）が乱れており、クロ
ック位相と最適識別タイミングの一致制御のために必要
な、信用できる信号点の数が少なく、一致制御の完了ま
でに時間がかかるという問題がある。
さらに、また、等価器20による調整では等価器のハード
ウェア構成が複雑かつ大規模になるという問題がある。
ウェア構成が複雑かつ大規模になるという問題がある。
この問題を解決するため特願昭61-141856号に示される
如き識別器が提案された。しかしながら、この識別器は
誤り率に対応する情報をモニタし、それが少なくなるよ
うクロックの位相を制御するものであるため、識別され
たディジタル信号から直接に移相方向を定めるものでは
なく試行錯誤により移相方向を確定するものである。
如き識別器が提案された。しかしながら、この識別器は
誤り率に対応する情報をモニタし、それが少なくなるよ
うクロックの位相を制御するものであるため、識別され
たディジタル信号から直接に移相方向を定めるものでは
なく試行錯誤により移相方向を確定するものである。
よって、その制御は複雑となり、また回線状態による影
響を受け易い。
響を受け易い。
発明の開示 本発明は上記従来技術の問題点に鑑み、無線データ伝送
システムの受信側における識別タイミングを自動的に制
御する回路を提供することを第１の目的とする。また本
発明は同期引込み時、符号間干渉の増大時などの定常時
以外の状況のもとであっても迅速加正確にタイミング合
せを行なうことのできる識別タイミング制御回路を提供
することを第２の目的とする。そして本発明は識別され
たデータから直接にタイミングずれ方向に関する情報を
得る識別タイミング制御回路を提供することを第３の目
的とする。加えて、本発明は簡単な回路で構成できる識
別タイミング制御回路を提供することを第４の目的とす
る。
システムの受信側における識別タイミングを自動的に制
御する回路を提供することを第１の目的とする。また本
発明は同期引込み時、符号間干渉の増大時などの定常時
以外の状況のもとであっても迅速加正確にタイミング合
せを行なうことのできる識別タイミング制御回路を提供
することを第２の目的とする。そして本発明は識別され
たデータから直接にタイミングずれ方向に関する情報を
得る識別タイミング制御回路を提供することを第３の目
的とする。加えて、本発明は簡単な回路で構成できる識
別タイミング制御回路を提供することを第４の目的とす
る。
本発明では上記目的を達成するため、前・中・後の少な
くとも３つの連続する識別時点T-1,T0,T+1における識別
データSd-,Sd0,Sd+から中央の識別時点T0における多値
信号の傾斜を識別し、その傾斜と識別時点T0の誤差信号
εから識別タイミングのずれを判定して識別タイミング
を制御する。そして通常時と回線劣悪時とでそれぞれに
適した傾斜の識別を行なう。通常時は単調増加か単調減
少かで傾斜を識別し、回線劣悪時は復調した多値信号が
最高識別レベルより高いか最低識別レベルより低いとき
の前後の識別データの高低に基き傾斜を識別する。
くとも３つの連続する識別時点T-1,T0,T+1における識別
データSd-,Sd0,Sd+から中央の識別時点T0における多値
信号の傾斜を識別し、その傾斜と識別時点T0の誤差信号
εから識別タイミングのずれを判定して識別タイミング
を制御する。そして通常時と回線劣悪時とでそれぞれに
適した傾斜の識別を行なう。通常時は単調増加か単調減
少かで傾斜を識別し、回線劣悪時は復調した多値信号が
最高識別レベルより高いか最低識別レベルより低いとき
の前後の識別データの高低に基き傾斜を識別する。
図面の簡単な説明 第１図は従来の受信側の構成を示すブロック図、 第２図はアイパターンと識別を示す図、 第３図は本発明の基本的ブロック図、 第４図は本発明における傾斜識別の一例を示す図、 第５図は傾斜と識別タイミングのずれと識別誤差信号の
関係を示す図、 第６図は本発明第１の実施例のブロック図、 第７図は本発明における傾斜識別の他の例を示す図、 第８図は本発明第２の実施例のブロック図、 第９図は本発明第３図の実施例のブロック図、 第10図は本発明第４図の実施例の基本的ブロック図、 第11図は本発明第４の実施例の詳しいブロック図であ
る。
関係を示す図、 第６図は本発明第１の実施例のブロック図、 第７図は本発明における傾斜識別の他の例を示す図、 第８図は本発明第２の実施例のブロック図、 第９図は本発明第３図の実施例のブロック図、 第10図は本発明第４図の実施例の基本的ブロック図、 第11図は本発明第４の実施例の詳しいブロック図であ
る。
発明の基本構成 第３図に本発明の基本構成を示す。
識別器50は多値信号Saを入力し識別データSdと識別誤差
信号εとを出力する。多値信号のレベル数を２ｎとする
と識別データSdはｎビットの２値ディジタル信号とな
り、識別誤差とは入力多値信号が、各レベルに識別され
る範囲のうち中央より上の範囲か下の範囲かを示す信号
である。例えば８値信号の場合、第２図に示すように入
力信号が８レベル（L1〜L8）のうちどの値に近いかを示
すビットがB1〜B3であり識別データSdとして出力され、
識別データより下位１ビットB4が識別誤差信号εとして
出力される。
信号εとを出力する。多値信号のレベル数を２ｎとする
と識別データSdはｎビットの２値ディジタル信号とな
り、識別誤差とは入力多値信号が、各レベルに識別され
る範囲のうち中央より上の範囲か下の範囲かを示す信号
である。例えば８値信号の場合、第２図に示すように入
力信号が８レベル（L1〜L8）のうちどの値に近いかを示
すビットがB1〜B3であり識別データSdとして出力され、
識別データより下位１ビットB4が識別誤差信号εとして
出力される。
傾斜識別手段60は連続する少なくとも３つの識別時点の
識別データから中央の識別時点の多値信号の傾斜を識別
し、正の傾斜か負の傾斜か不明かを示す傾斜表示信号
（γ）を出力する。例えば第４図に示すように連続する
３の識別時点T-1,T0,T+1での識別データが示すレベルが
ａ線のように単調増加している場合、識別時点T0におけ
る傾斜は正であることが判る。又、ｂ線のように単調減
少している場合、識別時点T0における傾斜は負であるこ
とが判る。しかし、ｃ線のように一旦下がった後で上が
るような場合は傾斜を確定することができず不明とな
る。
識別データから中央の識別時点の多値信号の傾斜を識別
し、正の傾斜か負の傾斜か不明かを示す傾斜表示信号
（γ）を出力する。例えば第４図に示すように連続する
３の識別時点T-1,T0,T+1での識別データが示すレベルが
ａ線のように単調増加している場合、識別時点T0におけ
る傾斜は正であることが判る。又、ｂ線のように単調減
少している場合、識別時点T0における傾斜は負であるこ
とが判る。しかし、ｃ線のように一旦下がった後で上が
るような場合は傾斜を確定することができず不明とな
る。
進み遅れ判定手段70は中央の識別時点における傾斜表示
信号γと識別誤差信号εから識別器50における識別タイ
ミングが最適識別タイミングTsより進んでいるか遅れて
いるかを判定し位相判定信号Ｐを出力する。例えば第５
図の実線で示す正傾斜の場合、クロックCLKによる識別
タイミングが最適識別タイミングTsより進んでいると識
別誤差信号εは０となり、遅れていると１となる。一
方、破線で示す負傾斜の場合、識別タイミングの進み遅
れと識別誤差信号εの1,0の関係は正傾斜の場合と逆に
なる。これにより、傾斜の正負と識別誤差信号εから識
別タイミングの進み遅れが判定できる。
信号γと識別誤差信号εから識別器50における識別タイ
ミングが最適識別タイミングTsより進んでいるか遅れて
いるかを判定し位相判定信号Ｐを出力する。例えば第５
図の実線で示す正傾斜の場合、クロックCLKによる識別
タイミングが最適識別タイミングTsより進んでいると識
別誤差信号εは０となり、遅れていると１となる。一
方、破線で示す負傾斜の場合、識別タイミングの進み遅
れと識別誤差信号εの1,0の関係は正傾斜の場合と逆に
なる。これにより、傾斜の正負と識別誤差信号εから識
別タイミングの進み遅れが判定できる。
クロック発生手段80は識別器50への識別のためのクロッ
クを発生しており、進み遅れ判定手段70からの位相判定
信号Ｐに基いてクロックの位相を変える。
クを発生しており、進み遅れ判定手段70からの位相判定
信号Ｐに基いてクロックの位相を変える。
第１の実施例 第６図に本発明の第１の実施例の構成を示す。
A/D変換器51は第３図の識別器50に対応するもので入力
される８値信号Saを入力し第２図に示すごとき識別デー
タSdと識別誤差信号εを出力する。
される８値信号Saを入力し第２図に示すごとき識別デー
タSdと識別誤差信号εを出力する。
遅延回路61および62とROM63は第３図の傾斜識別手段60
に対応するもので、識別データSdは縦続接続された遅延
回路（Ｔ）61および62に順次入力される。
に対応するもので、識別データSdは縦続接続された遅延
回路（Ｔ）61および62に順次入力される。
遅延回路としてＤ形フリップフロップを用いることがで
きる。遅延回路61から出力される識別データを中央の識
別時点の識別データSd0とすると遅延回路62から出力さ
れる識別データは１クロック前の識別データSd-とな
り、遅延回路61へ入力される識別データは１クロック後
の識別データSd+となる。これらの３つの識別データS
d-,Sd0,Sd+はROM63へアドレスとして入力される。８値
信号の場合、識別データは３ビットであるため、ROM63
のアドレスは９ビットとなる。ROM63のＸとＹの内容は
それぞれ１ビットの傾斜極性信号γ１と１ビットの有効
性信号γ２である。傾斜極性信号γ１と有効性信号γ２
は傾斜表示信号γに対応するものである。傾斜極性信号
γ１は正傾斜のときは“1"、負傾斜のときは“0"とな
る。有効性表示信号γ２は傾斜極性信号γ１が有効であ
れば“1"、無効であれば“0"となる。例えば第４図のａ
線に示すような場合、Sd-は“100",Sd0は“101",Sd+は
“110"となり、傾斜は正である。よって、ROM63のアド
レス“100101110"の内容はＸ＝“1",Y＝“1"となる。同
様に、ｂ線に関しアドレス“101011001"の内容はＸ＝
“0",Y＝“1"となり、ｃ線に関しアドレス“011001100"
の内容はＸ＝“0"又は“1",Y＝“0"となる。Ｙ＝“0"の
場合はＸの内容は後の回路に影響しないため“0"でも
“1"でもよい。他のアドレスについても単調増加であれ
ばＸ＝“1",Y＝“1",単調減少であればＸ＝“0",Y＝
“1",単調増加でも単調減少でもなければＸ＝“0"又は
“1",Y＝“0"となる。
きる。遅延回路61から出力される識別データを中央の識
別時点の識別データSd0とすると遅延回路62から出力さ
れる識別データは１クロック前の識別データSd-とな
り、遅延回路61へ入力される識別データは１クロック後
の識別データSd+となる。これらの３つの識別データS
d-,Sd0,Sd+はROM63へアドレスとして入力される。８値
信号の場合、識別データは３ビットであるため、ROM63
のアドレスは９ビットとなる。ROM63のＸとＹの内容は
それぞれ１ビットの傾斜極性信号γ１と１ビットの有効
性信号γ２である。傾斜極性信号γ１と有効性信号γ２
は傾斜表示信号γに対応するものである。傾斜極性信号
γ１は正傾斜のときは“1"、負傾斜のときは“0"とな
る。有効性表示信号γ２は傾斜極性信号γ１が有効であ
れば“1"、無効であれば“0"となる。例えば第４図のａ
線に示すような場合、Sd-は“100",Sd0は“101",Sd+は
“110"となり、傾斜は正である。よって、ROM63のアド
レス“100101110"の内容はＸ＝“1",Y＝“1"となる。同
様に、ｂ線に関しアドレス“101011001"の内容はＸ＝
“0",Y＝“1"となり、ｃ線に関しアドレス“011001100"
の内容はＸ＝“0"又は“1",Y＝“0"となる。Ｙ＝“0"の
場合はＸの内容は後の回路に影響しないため“0"でも
“1"でもよい。他のアドレスについても単調増加であれ
ばＸ＝“1",Y＝“1",単調減少であればＸ＝“0",Y＝
“1",単調増加でも単調減少でもなければＸ＝“0"又は
“1",Y＝“0"となる。
排他的論理和回路71,遅延回路（Ｔ）72,論理積回路73,D
形フリップフロップ（FF）74は第３図の進み遅れ判定手
段70に対応する。排他的論理和回路71の一方の入力端子
にはROM63からの傾斜極性信号γ１が入力され、他方の
入力端子には遅延回路72を介した識別誤差信号εが入力
される。遅延回路72は識別誤差信号εを中央の識別時点
における識別データSd0がROM63に入力される時点に合わ
せるため設けられている。排他的論理和回路71の出力は
傾斜極性信号γ１が“0"で識別誤差信号εが“0"の場合
及び傾斜極性信号γ１が“1"で識別誤差信号εが“1"の
場合に識別タイミングが遅れていることを示す“0"とな
り、それ以外の場合は識別タイミングが進んでいること
を示す“1"となる。一方、有効性信号γ２は論理積回路
70でRZ（Return to Zero）信号にされＤ形フリップフロ
ップのクロック端子Ｃに入力される。よって排他的論理
和回路71の出力は有効性信号が“L"のときにＤ形フリッ
プフロップ74に新しく保持される。有効性信号γ２が
“0"の場合は古い値がそのまま保持される。Ｄ形フリッ
プフロップ74に保持された値は位相判定信号Ｐとして出
力される。
形フリップフロップ（FF）74は第３図の進み遅れ判定手
段70に対応する。排他的論理和回路71の一方の入力端子
にはROM63からの傾斜極性信号γ１が入力され、他方の
入力端子には遅延回路72を介した識別誤差信号εが入力
される。遅延回路72は識別誤差信号εを中央の識別時点
における識別データSd0がROM63に入力される時点に合わ
せるため設けられている。排他的論理和回路71の出力は
傾斜極性信号γ１が“0"で識別誤差信号εが“0"の場合
及び傾斜極性信号γ１が“1"で識別誤差信号εが“1"の
場合に識別タイミングが遅れていることを示す“0"とな
り、それ以外の場合は識別タイミングが進んでいること
を示す“1"となる。一方、有効性信号γ２は論理積回路
70でRZ（Return to Zero）信号にされＤ形フリップフロ
ップのクロック端子Ｃに入力される。よって排他的論理
和回路71の出力は有効性信号が“L"のときにＤ形フリッ
プフロップ74に新しく保持される。有効性信号γ２が
“0"の場合は古い値がそのまま保持される。Ｄ形フリッ
プフロップ74に保持された値は位相判定信号Ｐとして出
力される。
クロック再生回路81,積分器82および移相器83は第３図
のクロック発生手段80に対応する。クロック再生回路81
は第１図のクロック再生回路（BTR）40と同様の回路
で、８値信号Saからクロックを再生して出力する。積分
器82は位相判定信号Ｐを積分する。移相器83は再生され
たクロックを積分値に応じてシフトして識別用クロック
CLKとしてA/D変換器51へ出力する。これにより常に最適
の識別タイミングで識別が行なわれるようクロックCLK
が制御される。
のクロック発生手段80に対応する。クロック再生回路81
は第１図のクロック再生回路（BTR）40と同様の回路
で、８値信号Saからクロックを再生して出力する。積分
器82は位相判定信号Ｐを積分する。移相器83は再生され
たクロックを積分値に応じてシフトして識別用クロック
CLKとしてA/D変換器51へ出力する。これにより常に最適
の識別タイミングで識別が行なわれるようクロックCLK
が制御される。
第２の実施例 第４図に示すような傾斜識別を行なう場合、回線状態が
悪く中央識別時点T0の識別が１つ隣りのレベルになると
識別誤差信号εは逆の極性になり誤った識別タイミング
制御をしてしまう。
悪く中央識別時点T0の識別が１つ隣りのレベルになると
識別誤差信号εは逆の極性になり誤った識別タイミング
制御をしてしまう。
第７図に回線状態が悪い場合に適した傾斜識別の例を示
す。線Ｉに示すように８値信号が変化した場合、即ち、
識別時点T-1における識別データの示すレベルが中心レ
ベルLcより低く、識別時点Toにおける識別データの示す
レベルが最高のレベルで、識別時点T+1における識別デ
ータの示すレベルが中心レベルLcより高い場合、識別時
点Toにおいてより高いレベルに識別されるべき信号が実
際より低く識別された可能性はないため、識別誤差信号
εが“1"の場合はその情報は確実性が高く、又、傾斜が
正であることも確実性が高い。このように、識別時点To
における識別データの示すレベルが最高のレベルで識別
誤差信号εが“1"の場合と識別時点Toにおける識別デー
タの示すレベルが最低のレベルで識別誤差信号εが“0"
の場合は識別誤差信号εの確実度は高く、又、識別時点
T-1の識別データが示すレベルと識別時点T+1の識別デー
タが示すレベルが中心レベルLcを挟んで反対側にある場
合は識別時点Toの傾斜が正であるか負であるかの判断の
確実性が高。即ち第７図で線Ｉあるいは線IIで示すタイ
プの波形で識別誤差信号εが“1"の場合と線IIIあるい
は線IVで示すタイプの波形で識別誤差信号εが“0"の場
合の識別誤差信号εの確実度は高く、線Ｉあるいは線II
Iで示すタイプの波形は傾斜が正である確実度は高く、
線IIあるいは線IVで示すタイプの波形は傾斜が負である
確実度は高い。
す。線Ｉに示すように８値信号が変化した場合、即ち、
識別時点T-1における識別データの示すレベルが中心レ
ベルLcより低く、識別時点Toにおける識別データの示す
レベルが最高のレベルで、識別時点T+1における識別デ
ータの示すレベルが中心レベルLcより高い場合、識別時
点Toにおいてより高いレベルに識別されるべき信号が実
際より低く識別された可能性はないため、識別誤差信号
εが“1"の場合はその情報は確実性が高く、又、傾斜が
正であることも確実性が高い。このように、識別時点To
における識別データの示すレベルが最高のレベルで識別
誤差信号εが“1"の場合と識別時点Toにおける識別デー
タの示すレベルが最低のレベルで識別誤差信号εが“0"
の場合は識別誤差信号εの確実度は高く、又、識別時点
T-1の識別データが示すレベルと識別時点T+1の識別デー
タが示すレベルが中心レベルLcを挟んで反対側にある場
合は識別時点Toの傾斜が正であるか負であるかの判断の
確実性が高。即ち第７図で線Ｉあるいは線IIで示すタイ
プの波形で識別誤差信号εが“1"の場合と線IIIあるい
は線IVで示すタイプの波形で識別誤差信号εが“0"の場
合の識別誤差信号εの確実度は高く、線Ｉあるいは線II
Iで示すタイプの波形は傾斜が正である確実度は高く、
線IIあるいは線IVで示すタイプの波形は傾斜が負である
確実度は高い。
第８図に本発明第２の実施例の構成を示す。
識別器50,進み遅れ判定手段70およびクロック発生手段8
0は第６図に示した回路を用いることができる。
0は第６図に示した回路を用いることができる。
遅延手段61,62,65,ROM64,反転排他的論理和回路66およ
び論理和回路67は第３図の傾斜識別手段60に対応し、第
７図に示した傾斜識別を行なう。遅延回路61と62の動作
は第６図と同じである。ROM64の内容Ｘには、傾斜極性
信号γ１が書き込まれており、第７図線Ｉおよび線III
のタイプに対応するアドレスには“1"が、線IIおよび線
IV nタイプに対応するアドレスには“0"が書き込まれて
いる。又、内容Ｙには線I,線II,線IIIおよび線IVに示す
タイプに対応するアドレスには“1"が、その他のアドレ
スには“0"が書き込まれている。内容Ｚには識別時点To
における識別データが最高レベルに対応するか最低レベ
ルに対応するかを示しており、線Ｉおよび線IIに示すタ
イプに対応するアドレスには“1"が、線IIIおよび線IV
に示すタイプに対応するアドレスには“0"が書き込まれ
ている。ROM64のＺ出力と遅延回路65を介した識別時点T
oの識別誤差信号εは反転排他的論理和回路66へ入力さ
れる。反転排他的論理和回路66はROM64のＺ出力が“1"
で識別誤差信号εが“1"の場合とROM64のＺ出力が“0"
で識別誤差信号εが“0"の場合に“1"を出力し、その他
の場合に“0"を出力する。反転排他的論理和回路66の出
力とROM64のＹ出力は論理積回路67に入力される。する
と論理積回路67の出力は線Ｉおよび線IIに示すタイプで
識別誤差信号εが“1"の場合、および線IIIおよび線IV
に示すタイプで識別誤差信号εが“0"の場合に“1"とな
り、その他の場合に“0"となる。よって論理積回路67の
出力は有効性信号γ２として利用できる。又、ROM64の
Ｘ出力は傾斜極性信号γ１として利用できる。
び論理和回路67は第３図の傾斜識別手段60に対応し、第
７図に示した傾斜識別を行なう。遅延回路61と62の動作
は第６図と同じである。ROM64の内容Ｘには、傾斜極性
信号γ１が書き込まれており、第７図線Ｉおよび線III
のタイプに対応するアドレスには“1"が、線IIおよび線
IV nタイプに対応するアドレスには“0"が書き込まれて
いる。又、内容Ｙには線I,線II,線IIIおよび線IVに示す
タイプに対応するアドレスには“1"が、その他のアドレ
スには“0"が書き込まれている。内容Ｚには識別時点To
における識別データが最高レベルに対応するか最低レベ
ルに対応するかを示しており、線Ｉおよび線IIに示すタ
イプに対応するアドレスには“1"が、線IIIおよび線IV
に示すタイプに対応するアドレスには“0"が書き込まれ
ている。ROM64のＺ出力と遅延回路65を介した識別時点T
oの識別誤差信号εは反転排他的論理和回路66へ入力さ
れる。反転排他的論理和回路66はROM64のＺ出力が“1"
で識別誤差信号εが“1"の場合とROM64のＺ出力が“0"
で識別誤差信号εが“0"の場合に“1"を出力し、その他
の場合に“0"を出力する。反転排他的論理和回路66の出
力とROM64のＹ出力は論理積回路67に入力される。する
と論理積回路67の出力は線Ｉおよび線IIに示すタイプで
識別誤差信号εが“1"の場合、および線IIIおよび線IV
に示すタイプで識別誤差信号εが“0"の場合に“1"とな
り、その他の場合に“0"となる。よって論理積回路67の
出力は有効性信号γ２として利用できる。又、ROM64の
Ｘ出力は傾斜極性信号γ１として利用できる。
第３の実施例 第６図に示す実施例のクロック再生回路81内において第
１図に示すようにVCO42は位相比較器43からの位相差信
号に基いて発振周波数（位相）を制御される。そして、
VCO42の出力は更に第６図の位相器83で位相制御され
る。よって、クロックCLKに関し２箇所で位相制御して
いることになり回路的に無駄がある。
１図に示すようにVCO42は位相比較器43からの位相差信
号に基いて発振周波数（位相）を制御される。そして、
VCO42の出力は更に第６図の位相器83で位相制御され
る。よって、クロックCLKに関し２箇所で位相制御して
いることになり回路的に無駄がある。
第９図に本発明第３の実施例の構成を示す。識別器50,
傾斜識別手段60および進み遅れ判定手段70は第６図に示
す回路を用いることができる。
傾斜識別手段60および進み遅れ判定手段70は第６図に示
す回路を用いることができる。
積分器84とVCO85は第６図に示すクロック発生手段80に
対応する。積分器84は進み遅れ判定手段70からの判定信
号Ｐを積分する。VCO85はこの積分値に応じた周波数で
発振して識別器50へ識別用クロックCLKを出力する。積
分器84は第６図の積分器82と第１図の低域濾波器44の働
きを兼ねた動作をする。これにより第１図の全波整流器
41、位相比較器43、第６図の移相器83を省略することが
できる。
対応する。積分器84は進み遅れ判定手段70からの判定信
号Ｐを積分する。VCO85はこの積分値に応じた周波数で
発振して識別器50へ識別用クロックCLKを出力する。積
分器84は第６図の積分器82と第１図の低域濾波器44の働
きを兼ねた動作をする。これにより第１図の全波整流器
41、位相比較器43、第６図の移相器83を省略することが
できる。
第４の実施例 第10図に本発明第４の実施例の基本構成を示す。
第10図において本実施例では第３図に示した構成に加え
て回線状態判定手段90を設けるとともに、傾斜識別手段
60として第１の傾斜識別手段60-1と第２の傾斜識別手段
60-2を設け、回線状態に応じてこれらの傾斜識別手段60
-1,60-2を択一的に駆動している。識別器50,進み遅れ判
定手段70およびクロック発生手段80は第６図と同様のも
のを用いることができる。
て回線状態判定手段90を設けるとともに、傾斜識別手段
60として第１の傾斜識別手段60-1と第２の傾斜識別手段
60-2を設け、回線状態に応じてこれらの傾斜識別手段60
-1,60-2を択一的に駆動している。識別器50,進み遅れ判
定手段70およびクロック発生手段80は第６図と同様のも
のを用いることができる。
第11図は本発明第４の実施例の詳しい構成を示す。
第１図の傾斜識別手段60-1の内部構成および第２の傾斜
識別手段60-2の内部構成はそれぞれ第６図および第８図
に示す傾斜識別手段60の内部構成と同様である。ただ
し、ROM63およびROM64にはイネーブル端子（▲▼,E
N）がそれぞれ付いており、それぞれ“0"および“1"が
入力されたとき駆動され、それぞれ“1"および“0"が入
力されたとき動作を停止する。また、遅延回路61および
62は第１の傾斜識別手段60-1と第２の傾斜識別手段で共
用される。
識別手段60-2の内部構成はそれぞれ第６図および第８図
に示す傾斜識別手段60の内部構成と同様である。ただ
し、ROM63およびROM64にはイネーブル端子（▲▼,E
N）がそれぞれ付いており、それぞれ“0"および“1"が
入力されたとき駆動され、それぞれ“1"および“0"が入
力されたとき動作を停止する。また、遅延回路61および
62は第１の傾斜識別手段60-1と第２の傾斜識別手段で共
用される。
反転排他的論理和回路91、積分器92および比較器93は第
10図の回線状態判定手段90に対応する。
10図の回線状態判定手段90に対応する。
A/D変換器52は第３図の識別器50に対応するもので、識
別データSdと識別誤差信号εを出力するのみならず、副
識別誤差信号ε′を出力する。副識別誤差信号ε′は識
別誤差信号εによって区分される範囲を更に２等分した
ときの上の範囲に多値信号があるか下の範囲に多値信号
があるかどうかを示すもので、それぞれの範囲に対し
“1"と“0"となる。このような信号は８値信号の識別に
際しては第５ビットB5として得る得られる。
別データSdと識別誤差信号εを出力するのみならず、副
識別誤差信号ε′を出力する。副識別誤差信号ε′は識
別誤差信号εによって区分される範囲を更に２等分した
ときの上の範囲に多値信号があるか下の範囲に多値信号
があるかどうかを示すもので、それぞれの範囲に対し
“1"と“0"となる。このような信号は８値信号の識別に
際しては第５ビットB5として得る得られる。
識別誤差信号εが“1"で副識別誤差信号ε′が“1"のと
きはA/D変換器52への入力レベルが正しい識別レベルよ
り高い範囲を２分したうち高い範囲内にあるため、正し
い識別レベルからの誤差が大きいことになる。同様に識
別誤差信号εが“0"で副識別誤差信号ε′が“0"の場合
も、正しい識別レベルからの誤差が大きいことになる。
一方、識別信号εと副識別信号ε′がそれぞれ“1"と
“0"、あるいは“0"と“1"の場合は正しい識別レベルか
らの誤差が小さいことになる。
きはA/D変換器52への入力レベルが正しい識別レベルよ
り高い範囲を２分したうち高い範囲内にあるため、正し
い識別レベルからの誤差が大きいことになる。同様に識
別誤差信号εが“0"で副識別誤差信号ε′が“0"の場合
も、正しい識別レベルからの誤差が大きいことになる。
一方、識別信号εと副識別信号ε′がそれぞれ“1"と
“0"、あるいは“0"と“1"の場合は正しい識別レベルか
らの誤差が小さいことになる。
反転排他的論理和回路91は識別誤差信号εおよび副識別
誤差信号ε′がそれぞれ“0"および“0"か“1"および
“1"の場合に、即ち正しい識別レベルからの誤差が大き
い場合に“1"を出力し、識別誤差信号ε′および副識別
誤差信号εがそれぞれ“0"および“1"か“1"および“0"
の場合に、即ち正しい識別レベルからの誤差が小さい場
合に“0"を出力する。
誤差信号ε′がそれぞれ“0"および“0"か“1"および
“1"の場合に、即ち正しい識別レベルからの誤差が大き
い場合に“1"を出力し、識別誤差信号ε′および副識別
誤差信号εがそれぞれ“0"および“1"か“1"および“0"
の場合に、即ち正しい識別レベルからの誤差が小さい場
合に“0"を出力する。
積分器92は反転排他的論理和回路91の出力の“1"を所定
の時定数で積分する。比較器93はこの積分値を基準電圧
Vrと比較し、積分値の方が大きければ“1"を、積分値の
方が小さければ“0"を出力する。即ち正しい識別レベル
からの誤差が大きいことが頻繁に生じたときに回線状態
が悪くなったと判断して“1"を出力する。
の時定数で積分する。比較器93はこの積分値を基準電圧
Vrと比較し、積分値の方が大きければ“1"を、積分値の
方が小さければ“0"を出力する。即ち正しい識別レベル
からの誤差が大きいことが頻繁に生じたときに回線状態
が悪くなったと判断して“1"を出力する。
比較器93から“0"が出力されているときは第１の傾斜識
別回路60-1のROM63が駆動され第１の実施例で説明した
傾斜識別を行ない、傾斜極性信号γ１と有効性信号γ２
をそれぞれ論理和回路68と69を介して出力する。この場
合、傾斜極性信号が有効となる波形が入力される確立が
比較的高くなる。
別回路60-1のROM63が駆動され第１の実施例で説明した
傾斜識別を行ない、傾斜極性信号γ１と有効性信号γ２
をそれぞれ論理和回路68と69を介して出力する。この場
合、傾斜極性信号が有効となる波形が入力される確立が
比較的高くなる。
比較器93から“1"が出力されているときは第２の傾斜識
別回路-2のROM64が駆動され、第２の実施例で説明した
傾斜識別を行ない、傾斜極性信号γ１と有効性信号γ２
をそれぞれ論理和回路68と69を介して出力する。この場
合、傾斜極性信号が有効となる波形が入力される確立は
低いが、有効となったときの傾斜識別は確実性が高く回
線状態が悪いときに効果が大きい。
別回路-2のROM64が駆動され、第２の実施例で説明した
傾斜識別を行ない、傾斜極性信号γ１と有効性信号γ２
をそれぞれ論理和回路68と69を介して出力する。この場
合、傾斜極性信号が有効となる波形が入力される確立は
低いが、有効となったときの傾斜識別は確実性が高く回
線状態が悪いときに効果が大きい。
上述の各実施例においては傾斜識別を３つの連続した識
別時点の識別データに基いて行なうが、これに限らず、
３以上の識別時点の識別データに基いて行なってもよ
い。
別時点の識別データに基いて行なうが、これに限らず、
３以上の識別時点の識別データに基いて行なってもよ
い。
フロントページの続き (31)優先権主張番号 特願昭62−47800 (32)優先日 昭62(1987)３月４日 (33)優先権主張国 日本（ＪＰ） (56)参考文献 特開 昭60−251742（ＪＰ，Ａ) 特開 昭62−260447（ＪＰ，Ａ)
Claims (7)
- 【請求項１】送信側は伝送データで搬送波を多値振幅変
調して送信し、受信側は復調した多値信号を、再生した
クロックのタイミングで、識別器にて識別して伝送デー
タを得る無線データ伝送システムにおいて、 前記識別器（50）は識別した伝送データ（Sd）の他に、
前記復調した多値信号が正しい識別レベルより高いか低
いかを示す識別誤差信号（ε）を出力し、 前記識別器（50）と機能的に接続され、連続する少なく
とも３つの識別時点における識別結果（Sd）に基き中央
の識別時点における前記多値信号の傾斜を識別し、傾斜
が正か負か不明かを示す傾斜表示信号（γ）を出力する
傾斜識別手段（60）と、 前記識別器（50）および前記傾斜識別手段（60）と機能
的に接続され、前記中央の識別時点における識別誤差信
号（ε）と前記識別された傾斜（γ）とから前記識別時
点における識別タイミングが進んでいるか遅れているか
を判断し、位相判定信号（Ｐ）を出力する進み遅れ判定
手段（70）と、 前記進み遅れ判定手段（70）および前記識別器（50）と
機能的に接続され、前記位相判定信号（Ｐ）に基き位相
を制御されたクロック（CLK）を発生し、前記識別器（5
0）へ与えるクロック発生手段（80）とを有することを
特徴とする識別タイミング制御回路。 - 【請求項２】前記傾斜識別手段（60）は、前記識別器
（50）における識別データ（Sd）が単調増加していると
きに正の傾斜であることを示し、単調減少しているとき
に負の傾斜であることを示す傾斜極性信号（γ１）と、
該識別データが（Sd）単調増加あるいは単調減少のとき
に前記傾斜極性信号が有効で、あることを示し、単調増
加でも単調減少でもないときに前記傾斜極性信号が無効
であることを示す有効性信号（γ２）を傾斜表示信号
（γ）として出力することを特徴とする請求項１記載の
識別タイミング制御回路。 - 【請求項３】前記傾斜識別手段（60）は、前記識別器
（50）における中央の識別時点（To）での識別データ
（Sd0）が最高値あるいは最低値で、前の識別時点
（T+）での識別データ（Sd-）と後の識別時点（T+1）で
の識別データ（Sd+）が中心レベルを挟んで反対側のレ
ベルを示す値であり、かつ該差ビット（ε）が最高値よ
り高いか最低値より低いことを示している場合に有効を
示し、その他の場合に無効を示す有効性信号（γ２）
と、該有効性信号（γ２）が有効であることを示す場合
に前の識別時点（T-1）での識別データ（Sd-）より後の
識別時点（T+1）での識別時点での識別データ（Sd+）の
方が高ければ正の傾斜であることを示し、前の識別時点
（T-1）での識別データ（Sd-）より後の識別時点
（T+1）での識別データ（Sd+）の方が低ければ負の傾斜
であることを示す傾斜極性信号（γ１）を前記傾斜表示
信号（γ）として出力することを特徴とする請求項１記
載の識別タイミング制御回路。 - 【請求項４】前記傾斜識別手段（60）と機能的に接続さ
れ、回線状態を判定し判定結果を前記傾斜識別手段（6
0）へ出力する回線状態判定手段（90）を更に有し、 前記傾斜識別手段（60）は前記回線状況の判定結果によ
り択一的に駆動される第１傾斜識別手段（60-1）と第２
傾斜識別手段（60-2）とを有することを特徴とする請求
項１乃至３の何れか記載の識別タイミング制御回路。 - 【請求項５】前記進み遅れ判定手段（70）は、前記識別
器（50）からの識別誤差信号（ε）と前記傾斜識別手段
（60）からの傾斜極性信号（γ１）との排他的論理和に
より識別タイミングの進み遅れを判定し、前記傾斜識別
手段（60）からの有効性信号（γ２）が有効を示してい
る場合に前記判定結果を新しい判定結果として保持し、
該有効性信号（γ２）が無効を示している場合に古い判
定結果をそのまま保持することを特徴とする請求項１乃
至４の何れか記載の識別タイミング制御回路。 - 【請求項６】前記クロック発生手段（80）は前記多値信
号からクロックを再生するクロック再生回路（81）と前
記位相判定信号（Ｐ）を積分する積分器（82）と該積分
された値に基き該再生されたクロックの位相をシフトし
て前記識別器へ出力する移相器（83）とを有することを
特徴とする請求項１乃至５の何れか記載の識別タイミン
グ制御回路。 - 【請求項７】前記クロック発生手段（80）は、前記位相
判定信号（Ｐ）を積分する積分器（84）と、該積分され
た値に対応する周波数で発振する発振器（85）とを有す
ることを特徴とする請求項１乃至５の何れか記載の識別
タイミング制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63500882A JPH0693677B2 (ja) | 1987-01-12 | 1988-01-08 | 識別タイミング制御回路 |
Applications Claiming Priority (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP467187 | 1987-01-12 | ||
| JP4779987 | 1987-03-04 | ||
| JP62-4671 | 1987-03-04 | ||
| JP4780087 | 1987-03-04 | ||
| JP62-47799 | 1987-03-04 | ||
| JP62-47800 | 1987-03-04 | ||
| US130046 | 1987-12-07 | ||
| PCT/JP1988/000013 WO1988005235A1 (en) | 1987-01-12 | 1988-01-08 | Discrimination timing control circuit |
| JP63500882A JPH0693677B2 (ja) | 1987-01-12 | 1988-01-08 | 識別タイミング制御回路 |
| US234,360 | 1988-08-22 | ||
| 1995-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02500175A JPH02500175A (ja) | 1990-01-25 |
| JPH0693677B2 true JPH0693677B2 (ja) | 1994-11-16 |
Family
ID=27454132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63500882A Expired - Lifetime JPH0693677B2 (ja) | 1987-01-12 | 1988-01-08 | 識別タイミング制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693677B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677104B2 (ja) * | 1992-01-31 | 1997-11-17 | 株式会社島津製作所 | Ｍｒｉ装置の信号検出装置 |
| JP3216938B2 (ja) * | 1993-06-08 | 2001-10-09 | 株式会社日立製作所 | Ｍｒｉ用ｒｆプローブ及び磁気共鳴撮影装置 |
| JP3411631B2 (ja) * | 1993-08-30 | 2003-06-03 | 株式会社日立メディコ | Ｒｆプローブ及び磁気共鳴イメージング装置 |
| GB0121744D0 (en) * | 2001-04-20 | 2001-10-31 | Marconi Medical Systems Uk Ltd | Magnetic resonance imaging |
| JP4047628B2 (ja) * | 2002-05-16 | 2008-02-13 | 株式会社日立メディコ | カテーテルｒｆアンテナを用いた磁気共鳴イメージング装置 |
| US6914432B2 (en) * | 2003-06-23 | 2005-07-05 | General Electric Company | Phased array coil assembly and method and system for employing the same |
| US7885704B2 (en) * | 2004-11-15 | 2011-02-08 | Medrad, Inc. | Intracavity probes and interfaces therefor for use in obtaining images and spectra of intracavity structures using high field magnetic resonance systems |
| CN101501521B (zh) * | 2006-08-11 | 2012-12-12 | 皇家飞利浦电子股份有限公司 | 用于磁感应层析术具有降低的互线圈耦合的传感器线圈阵列 |
| US7612564B1 (en) * | 2008-04-30 | 2009-11-03 | General Electric Company | Tiled receiver coil array with improved spatial coverage |
| CA2803252C (en) * | 2010-07-01 | 2018-10-30 | Medrad, Inc. | Multi-channel endorectal coils and interface devices therefor |
| US9018955B2 (en) * | 2011-06-17 | 2015-04-28 | General Electric Company | System and method for receiving magnetic resonance (MR) signals with an FET electrically between preamplifier terminals |
| US9547056B2 (en) * | 2011-09-07 | 2017-01-17 | Koninklijke Philips N.V. | Dynamic modification of RF array coil/antenna impedance |
| US9448297B2 (en) * | 2011-09-07 | 2016-09-20 | Koninklijke Philips N.V. | Mode splitter/combiner for noise figure minimization and control of power in RF coil arrays |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251742A (ja) * | 1984-05-29 | 1985-12-12 | Nec Corp | タイミング同期回路 |
| JPS62260447A (ja) * | 1986-05-06 | 1987-11-12 | Nippon Telegr & Teleph Corp <Ntt> | 多値信号識別回路 |
-
1988
- 1988-01-08 JP JP63500882A patent/JPH0693677B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251742A (ja) * | 1984-05-29 | 1985-12-12 | Nec Corp | タイミング同期回路 |
| JPS62260447A (ja) * | 1986-05-06 | 1987-11-12 | Nippon Telegr & Teleph Corp <Ntt> | 多値信号識別回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02500175A (ja) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0296253B1 (en) | Discrimination timing control circuit | |
| JP2689024B2 (ja) | マルチレベル記号同期装置 | |
| JPH0693677B2 (ja) | 識別タイミング制御回路 | |
| CA1246153A (en) | Radio receiver | |
| JPS62298255A (ja) | 識別装置 | |
| US6456831B1 (en) | Amplitude change time activated phase locked controller in a selective call receiver | |
| US4663769A (en) | Clock acquisition indicator circuit for NRZ data | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| JPH0846661A (ja) | Ｑａｍ搬送波を再生する方法および装置 | |
| US5341402A (en) | Automatic frequency control method and device for use in receiver | |
| US4455663A (en) | Full duplex modems and synchronizing methods and apparatus therefor | |
| KR100586279B1 (ko) | 디지털전송신호수신기용샘플링제어루프 | |
| US4847874A (en) | Clock recovery system for digital data | |
| US4351061A (en) | Method of phase synchronization in a synchronous data transmission system, and apparatus for carrying out the method | |
| EP0184805B1 (en) | Demodulator | |
| JP2543515B2 (ja) | クロツク再生回路 | |
| JPH104436A (ja) | クロック再生回路 | |
| JPH0326934B2 (ja) | ||
| JPS6171736A (ja) | 微係数判別回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP2522398B2 (ja) | 位相制御装置 | |
| JPH07297862A (ja) | 伝送方法および受信装置 | |
| JPH06103882B2 (ja) | クロツク再生回路 | |
| JP2003333113A (ja) | クロック再生装置、クロック再生方法及びプログラム | |
| JPS59148459A (ja) | 多値振幅変調用搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 17 |