JP2513318B2 - 搬送波再生回路 - Google Patents
搬送波再生回路Info
- Publication number
- JP2513318B2 JP2513318B2 JP1170084A JP17008489A JP2513318B2 JP 2513318 B2 JP2513318 B2 JP 2513318B2 JP 1170084 A JP1170084 A JP 1170084A JP 17008489 A JP17008489 A JP 17008489A JP 2513318 B2 JP2513318 B2 JP 2513318B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- bit
- memory
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多値QAM（Quadrature Amplitude Modulati
on）信号等の多値ディジタル変調信号から基準搬送波信
号を再生する搬送波再生回路に関する。
on）信号等の多値ディジタル変調信号から基準搬送波信
号を再生する搬送波再生回路に関する。
ディジタル無線通信において、PSK方式及びQAM方式等
による多値ディジタル変調信号を位相検波して復調する
場合に搬送波再生回路が使用される。
による多値ディジタル変調信号を位相検波して復調する
場合に搬送波再生回路が使用される。
第３図は従来の搬送波再生回路の一例を示すブロック
図である。同図は64QAM信号用の搬送波再生回路であ
り、分岐回路1,第１の位相検波器2,第２の位相検波器3,
π/2移相器4,第１の低域フィルタ5,第２の低域フィルタ
6,第１のＡ−Ｄ変換器7,第２のＡ−Ｄ変換器8,電圧制御
発振器（VCO）9,ループフィルタ10,減算器11,制御信号
生成回路12を有している。
図である。同図は64QAM信号用の搬送波再生回路であ
り、分岐回路1,第１の位相検波器2,第２の位相検波器3,
π/2移相器4,第１の低域フィルタ5,第２の低域フィルタ
6,第１のＡ−Ｄ変換器7,第２のＡ−Ｄ変換器8,電圧制御
発振器（VCO）9,ループフィルタ10,減算器11,制御信号
生成回路12を有している。
入力信号20は分岐回路１によって２分岐され、第１の
位相検波器２及び第２の位相検波器３へそれぞれ入力さ
れる。第１の位相検波器２及び第２の位相検波器３へ電
圧制御発振器９の出力信号である基準搬送波信号26が供
給されるが、第２の位相検波器３にはπ/2移相器４を介
して供給される。従って、互いに直交位相関係にある基
準搬送波信号26が供給されて位相検波が行われ、ベース
バンド信号21,22が得られる。ベースバンド信号21,22
は、第１の低域フィルタ5,第２の低域フィルタ６によっ
て所定の帯域制限をそれぞれ受けた後、第１のＡ−Ｄ変
換器7,第２のＡ−Ｄ変換器８によってアナログ信号から
各々４ビットのディジタル信号に変換され、主データ信
号X1〜X4及びY1〜Y4となる。
位相検波器２及び第２の位相検波器３へそれぞれ入力さ
れる。第１の位相検波器２及び第２の位相検波器３へ電
圧制御発振器９の出力信号である基準搬送波信号26が供
給されるが、第２の位相検波器３にはπ/2移相器４を介
して供給される。従って、互いに直交位相関係にある基
準搬送波信号26が供給されて位相検波が行われ、ベース
バンド信号21,22が得られる。ベースバンド信号21,22
は、第１の低域フィルタ5,第２の低域フィルタ６によっ
て所定の帯域制限をそれぞれ受けた後、第１のＡ−Ｄ変
換器7,第２のＡ−Ｄ変換器８によってアナログ信号から
各々４ビットのディジタル信号に変換され、主データ信
号X1〜X4及びY1〜Y4となる。
信号点が位置する象限を示す主データ信号X1,Y1、及
び信号点の位置ずれを示す主データ信号X4,Y4を制御信
号生成回路12に取り出し、排他的論理和回路で論理演算
を行うことによってベースバンド信号21,22の位相回転
に応じて変化する制御信号23,24が得られる。更に、制
御信号23,24は、減算器11によって減算され、ループフ
ィルタ10で不要な高調波成分が除去されてアナログ位相
制御信号25となり電圧制御発振器９へ供給される。電圧
制御発振器９はアナログ位相制御信号25に応じて発振信
号の位相を制御し基準搬送波信号25を生成して第１及び
第２の位相検波器2,3へ出力する。
び信号点の位置ずれを示す主データ信号X4,Y4を制御信
号生成回路12に取り出し、排他的論理和回路で論理演算
を行うことによってベースバンド信号21,22の位相回転
に応じて変化する制御信号23,24が得られる。更に、制
御信号23,24は、減算器11によって減算され、ループフ
ィルタ10で不要な高調波成分が除去されてアナログ位相
制御信号25となり電圧制御発振器９へ供給される。電圧
制御発振器９はアナログ位相制御信号25に応じて発振信
号の位相を制御し基準搬送波信号25を生成して第１及び
第２の位相検波器2,3へ出力する。
なお、このようなことは特開昭57−131151号公報に記
載されている。
載されている。
第５図は64QAM信号における搬送波信号の位相遅れ，
位相進みの領域を示す説明図であり、64QAM信号の第１
象限を示している。図を見やすくするために、正規の各
信号点を中心として信号点間距離を直径とする円を描
き、次に、原点Ｏと各信号点を結ぶ直線を引いて各信号
点を中心とした円を２分したとき、この線分を境界とし
て反時計回り側を位相遅れ領域、また、時計回り側を位
相進み領域と定義する。なお、実際には各信号点の中心
を囲む正方形が各信号の領域となる。
位相進みの領域を示す説明図であり、64QAM信号の第１
象限を示している。図を見やすくするために、正規の各
信号点を中心として信号点間距離を直径とする円を描
き、次に、原点Ｏと各信号点を結ぶ直線を引いて各信号
点を中心とした円を２分したとき、この線分を境界とし
て反時計回り側を位相遅れ領域、また、時計回り側を位
相進み領域と定義する。なお、実際には各信号点の中心
を囲む正方形が各信号の領域となる。
さて、この２つの領域は互いに等面積であるが、座標
原点Ｏからみた各信号点の位置関係によって、各円を分
割する線分の角度が異なる。従って、各信号点を囲む領
域を更に４つに分割してみたとき、各信号点の位置によ
って位相遅れ領域及び位相進み領域の占める割合が異な
る。例えば、信号点Ａでは左半分の領域が殆ど位相遅れ
の領域、右半分の領域が殆ど位相進みの領域であり、ま
た信号点Ｂでは上半分の領域が殆ど位相遅れの領域，下
半分の領域が殆ど位相進みの領域となっている。
原点Ｏからみた各信号点の位置関係によって、各円を分
割する線分の角度が異なる。従って、各信号点を囲む領
域を更に４つに分割してみたとき、各信号点の位置によ
って位相遅れ領域及び位相進み領域の占める割合が異な
る。例えば、信号点Ａでは左半分の領域が殆ど位相遅れ
の領域、右半分の領域が殆ど位相進みの領域であり、ま
た信号点Ｂでは上半分の領域が殆ど位相遅れの領域，下
半分の領域が殆ど位相進みの領域となっている。
第４図は従来の搬送波再生回路における、位相遅れ，
位相進みを判別する領域を示す説明図であり、64QAM信
号の第１象限を示している。従来の搬送波再生回路にお
いては各信号点の位相遅れ，位相進みを判別するのに、
主データ信号X1,Y1、及びX4,Y4によって判別しているの
で、正規の各信号点を囲む４つの領域の内、左上及び右
下の領域については、位相遅れ及び位相進みとして判別
できるが、右上及び左下の領域については判別できな
い。
位相進みを判別する領域を示す説明図であり、64QAM信
号の第１象限を示している。従来の搬送波再生回路にお
いては各信号点の位相遅れ，位相進みを判別するのに、
主データ信号X1,Y1、及びX4,Y4によって判別しているの
で、正規の各信号点を囲む４つの領域の内、左上及び右
下の領域については、位相遅れ及び位相進みとして判別
できるが、右上及び左下の領域については判別できな
い。
従って、従来の搬送波再生回路では、正規の各信号点
を囲む４つの領域の内、右上及び左下の領域については
判別できず位相一致という誤りの多い情報を出力するの
で、変調信号の各信号点に対してきめの細かい位相制御
を行うことができないばかりでなく、基準搬送波信号の
誤制御によるジッタを充分に抑圧をできない。従って、
復調されたディジタル信号の誤り率特性の改善ができな
いという欠点がある。
を囲む４つの領域の内、右上及び左下の領域については
判別できず位相一致という誤りの多い情報を出力するの
で、変調信号の各信号点に対してきめの細かい位相制御
を行うことができないばかりでなく、基準搬送波信号の
誤制御によるジッタを充分に抑圧をできない。従って、
復調されたディジタル信号の誤り率特性の改善ができな
いという欠点がある。
本発明の目的は、このような従来の欠点を除く搬送波
再生回路を提供することにある。
再生回路を提供することにある。
本発明の搬送波再生回路は、多値ディジタル変調信号
を２分岐し、互いにπ/2の位相差を有する基準搬送波信
号によってそれぞれ位相検波し、これら位相検波出力を
Ａ−Ｄ変換器によって多値ディジタル信号にそれぞれ変
換し、これら多値ディジタル信号を論理操作して得られ
た制御データに基づき位相制御信号を生成し、この位相
制御信号により電圧制御発振器を制御して前記基準搬送
波信号を再生する搬送波再生回路において、前記多値デ
ィジタル信号をアドレスデータとして受け予め記憶され
ている２ビットのデータを前記制御データとして出力す
るメモリと、このメモリが出力する前記制御データをア
ナログ的に加算して前記位相制御信号として出力する加
算器とを備え、前記メモリに記憶されている前記２ビッ
トのデータは、正規の信号点を囲む４つの各領域につい
て位相遅れ領域が50％を超えているときは２ビット共に
「０」とし、位相進み領域が50％を超えているときは２
ビット共に「１」とし、位相遅れおよび進み領域がそれ
ぞれ50％であるときは一方のビットを「１」他方のビッ
トを「０」となるように設定している。
を２分岐し、互いにπ/2の位相差を有する基準搬送波信
号によってそれぞれ位相検波し、これら位相検波出力を
Ａ−Ｄ変換器によって多値ディジタル信号にそれぞれ変
換し、これら多値ディジタル信号を論理操作して得られ
た制御データに基づき位相制御信号を生成し、この位相
制御信号により電圧制御発振器を制御して前記基準搬送
波信号を再生する搬送波再生回路において、前記多値デ
ィジタル信号をアドレスデータとして受け予め記憶され
ている２ビットのデータを前記制御データとして出力す
るメモリと、このメモリが出力する前記制御データをア
ナログ的に加算して前記位相制御信号として出力する加
算器とを備え、前記メモリに記憶されている前記２ビッ
トのデータは、正規の信号点を囲む４つの各領域につい
て位相遅れ領域が50％を超えているときは２ビット共に
「０」とし、位相進み領域が50％を超えているときは２
ビット共に「１」とし、位相遅れおよび進み領域がそれ
ぞれ50％であるときは一方のビットを「１」他方のビッ
トを「０」となるように設定している。
次に図面を参照して本発明を説明する。
第１図は本発明の搬送波再生回路の一実施例を示すブ
ロック図である。同図は64QAM信号用の搬送波再生回路
であり、分岐回路1,第１の位相検波器2,第２の位相検波
器3,π/2移相器4,第１の低域フィルタ5,第２の低域フィ
ルタ6,第１のＡ−Ｄ変換器7,第２のＡ−Ｄ変換器8,電圧
制御発振器（VCO）9,ループフィルタ10,加算器13,メモ
リ（ROM）14を有している。
ロック図である。同図は64QAM信号用の搬送波再生回路
であり、分岐回路1,第１の位相検波器2,第２の位相検波
器3,π/2移相器4,第１の低域フィルタ5,第２の低域フィ
ルタ6,第１のＡ−Ｄ変換器7,第２のＡ−Ｄ変換器8,電圧
制御発振器（VCO）9,ループフィルタ10,加算器13,メモ
リ（ROM）14を有している。
入力信号20は分岐回路１によって２分岐され、第１の
位相検波器２及び第２の位相検波器３へそれぞれ入力さ
れる。第１の位相検波器２及び第２の位相検波器３へ電
圧制御発振器９の出力信号である基準搬送波信号26が供
給されるが、第２の位相検波器３にはπ/2移相器４を介
して供給される。従って、互いに直交位相関係にある基
準搬送波信号26が供給されて位相検波が行われ、ベース
バンド信号21,22が得られる。ベースハンド信号21,22
は、第１の低域フィルタ5,第２の低域フィルタ６によっ
て所定の帯域制限をそれぞれ受けた後、第１のＡ−Ｄ変
換器7,第２のＡ−Ｄ変換器８によってアナログ信号から
各々４ビットのディジタル信号に変換され、主データ信
号X1〜X4及びY1〜Y4となる。
位相検波器２及び第２の位相検波器３へそれぞれ入力さ
れる。第１の位相検波器２及び第２の位相検波器３へ電
圧制御発振器９の出力信号である基準搬送波信号26が供
給されるが、第２の位相検波器３にはπ/2移相器４を介
して供給される。従って、互いに直交位相関係にある基
準搬送波信号26が供給されて位相検波が行われ、ベース
バンド信号21,22が得られる。ベースハンド信号21,22
は、第１の低域フィルタ5,第２の低域フィルタ６によっ
て所定の帯域制限をそれぞれ受けた後、第１のＡ−Ｄ変
換器7,第２のＡ−Ｄ変換器８によってアナログ信号から
各々４ビットのディジタル信号に変換され、主データ信
号X1〜X4及びY1〜Y4となる。
主データ信号X1〜X4及びY1〜Y4は、アドレスデータA1
〜A8としてメモリ14に入力する。メモリ14はROMに書込
まれている該当するアドレスの内容を制御データD0,D1
として出力する。制御データD0,D1は、加算器13によっ
てアナログ的に加算され、ループフィルタ10で不要な高
調波成分が除去されてアナログ位相制御信号25となり電
圧制御発振器９へ供給される。電圧制御発振器９はアナ
ログ位相制御信号25に応じて発振信号の位相を制御し基
準搬送波信号25を生成して第１及び第２の位相検波器2,
3へ出力する。
〜A8としてメモリ14に入力する。メモリ14はROMに書込
まれている該当するアドレスの内容を制御データD0,D1
として出力する。制御データD0,D1は、加算器13によっ
てアナログ的に加算され、ループフィルタ10で不要な高
調波成分が除去されてアナログ位相制御信号25となり電
圧制御発振器９へ供給される。電圧制御発振器９はアナ
ログ位相制御信号25に応じて発振信号の位相を制御し基
準搬送波信号25を生成して第１及び第２の位相検波器2,
3へ出力する。
アドレスデータA1〜A8と制御データD0,D1との関係
は、アドレスデータA1〜A8によって示される信号点位置
が、位相遅れ領域にあるときはD0,D1共に「０」、位相
進み領域にあるときはD0,D1共に「１」、位相一致領域
にあるときはD0,D1のいずれか一方が「１」で他方が
「０」となるようにする。アドレスデータA1〜A8の計８
ビットに対する組合せは28＝256通りであるが、D0,D1の
出力は４通りである。第５図の位相遅れ，位相進みの領
域を示す説明図において、正規の各信号点を囲む４つの
それぞれの領域での位相遅れ領域及び位相進み領域の占
める割合が、丁度50％の場合は位相一致とし、50％を超
えた場合は位相遅れ、位相進みのいずれか占める割合が
多い方に判別するようにメモリ14のROMに制御データを
書込む。
は、アドレスデータA1〜A8によって示される信号点位置
が、位相遅れ領域にあるときはD0,D1共に「０」、位相
進み領域にあるときはD0,D1共に「１」、位相一致領域
にあるときはD0,D1のいずれか一方が「１」で他方が
「０」となるようにする。アドレスデータA1〜A8の計８
ビットに対する組合せは28＝256通りであるが、D0,D1の
出力は４通りである。第５図の位相遅れ，位相進みの領
域を示す説明図において、正規の各信号点を囲む４つの
それぞれの領域での位相遅れ領域及び位相進み領域の占
める割合が、丁度50％の場合は位相一致とし、50％を超
えた場合は位相遅れ、位相進みのいずれか占める割合が
多い方に判別するようにメモリ14のROMに制御データを
書込む。
第２図は本発明の搬送波再生回路における、位相遅
れ，位相進みを判別する領域を示す説明図であり、64QA
M信号の第１象限を示している。位相遅れ領域及び位相
進み領域が混在する領域では、位相遅れ，位相進みが面
積比で判別される。すなわち、正規の信号点を囲む４つ
の各領域について位相遅れ領域が50％を超えていれば位
相遅れ領域と判定し、位相進み領域が50％を超えていれ
ば位相進み領域と判定し、位相遅れおよび進み領域がそ
れぞれ50％であれば位相一致領域と判定している なお、上記実施例では64QAM信号用の搬送波再生回路
について説明したが、16,256,1024QAM信号等の多値QAM
信号に対しても本発明を適用でき、また、信号点の外形
として正方形の場合を説明したが、円形，菱形，正八角
形等であっても本発明を適用できることは明らかであ
る。
れ，位相進みを判別する領域を示す説明図であり、64QA
M信号の第１象限を示している。位相遅れ領域及び位相
進み領域が混在する領域では、位相遅れ，位相進みが面
積比で判別される。すなわち、正規の信号点を囲む４つ
の各領域について位相遅れ領域が50％を超えていれば位
相遅れ領域と判定し、位相進み領域が50％を超えていれ
ば位相進み領域と判定し、位相遅れおよび進み領域がそ
れぞれ50％であれば位相一致領域と判定している なお、上記実施例では64QAM信号用の搬送波再生回路
について説明したが、16,256,1024QAM信号等の多値QAM
信号に対しても本発明を適用でき、また、信号点の外形
として正方形の場合を説明したが、円形，菱形，正八角
形等であっても本発明を適用できることは明らかであ
る。
以上説明したように本発明の搬送波再生回路によれ
ば、主データ信号に応じて、位相遅れ、位相進み領域を
示すあらかじめ定められた２ビットの制御データを出力
するメモリを設け、この２ビットの制御データを加算し
て位相制御することにより、従来例に比して、変調信号
の各信号点に対応してきめの細かい位相制御が可能とな
り、基準搬送波信号の誤制御に起因するジッタを抑圧す
ることができ、従って、復調されたディジタル信号の誤
り率特性を改善することができ、信号品質が向上すると
いう効果がある。
ば、主データ信号に応じて、位相遅れ、位相進み領域を
示すあらかじめ定められた２ビットの制御データを出力
するメモリを設け、この２ビットの制御データを加算し
て位相制御することにより、従来例に比して、変調信号
の各信号点に対応してきめの細かい位相制御が可能とな
り、基準搬送波信号の誤制御に起因するジッタを抑圧す
ることができ、従って、復調されたディジタル信号の誤
り率特性を改善することができ、信号品質が向上すると
いう効果がある。
第１図は本発明の搬送波再生回路の一実施例を示すブロ
ック図、第２図は本発明の搬送波再生回路における位相
遅れ，位相進みの判別領域を示す説明図、第３図は従来
の搬送波再生回路の一例を示すブロック図、第４図は従
来の搬送波再生回路における位相遅れ，位相進みの判別
領域を示す説明図、第５図は64QAM信号における搬送波
信号の位相遅れ，位相進みの領域を示す説明図である。 １……分岐回路、２……第１の位相検波器、３……第２
の位相検波器、４……π/2移相器、５……第１の低域フ
ィルタ、６……第２の低域フィルタ、７……第１のＡ−
Ｄ変換器、８……第２のＡ−Ｄ変換器、９……電圧制御
発振器（VCO）、10……ループフィルタ、11……減算
器、12……制御信号生成回路、13……加算器、14……メ
モリ、20……入力信号、21,22……ベースバンド信号、2
3,24……制御信号、25……アナログ位相制御信号、26…
…基準搬送波信号。
ック図、第２図は本発明の搬送波再生回路における位相
遅れ，位相進みの判別領域を示す説明図、第３図は従来
の搬送波再生回路の一例を示すブロック図、第４図は従
来の搬送波再生回路における位相遅れ，位相進みの判別
領域を示す説明図、第５図は64QAM信号における搬送波
信号の位相遅れ，位相進みの領域を示す説明図である。 １……分岐回路、２……第１の位相検波器、３……第２
の位相検波器、４……π/2移相器、５……第１の低域フ
ィルタ、６……第２の低域フィルタ、７……第１のＡ−
Ｄ変換器、８……第２のＡ−Ｄ変換器、９……電圧制御
発振器（VCO）、10……ループフィルタ、11……減算
器、12……制御信号生成回路、13……加算器、14……メ
モリ、20……入力信号、21,22……ベースバンド信号、2
3,24……制御信号、25……アナログ位相制御信号、26…
…基準搬送波信号。
Claims (1)
- 【請求項１】多値ディジタル変調信号を２分岐し、互い
にπ/2の位相差を有する基準搬送波信号によってそれぞ
れを位相検波し、これら位相検波出力をＡ−Ｄ変換器に
よって多値ディジタル信号にそれぞれ変換し、これら多
値ディジタル信号を論理操作して得られた制御データに
基づき位相制御信号を生成し、この位相制御信号により
電圧制御発振器を制御して前記基準搬送波信号を再生す
る搬送波再生回路において、 前記多値ディジタル信号をアドレスデータとして受け予
め記憶されている２ビットのデータを前記制御データと
して出力するメモリと、このメモリが出力する前記制御
データをアナログ的に加算して前記位相制御信号として
出力する加算器とを備え、前記メモリに記憶されている
前記２ビットのデータは、正規の信号点を囲む４つの各
領域について位相遅れ領域が50％を超えているときは２
ビット共に「０」とし、位相進み領域が50％を超えてい
るときは２ビット共に「１」とし、位相遅れおよび進み
領域がそれぞれ50％であるときは一方のビットを「１」
他方のビットを「０」となるように設定されていること
を特徴とする搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170084A JP2513318B2 (ja) | 1989-06-30 | 1989-06-30 | 搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1170084A JP2513318B2 (ja) | 1989-06-30 | 1989-06-30 | 搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0334746A JPH0334746A (ja) | 1991-02-14 |
| JP2513318B2 true JP2513318B2 (ja) | 1996-07-03 |
Family
ID=15898348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1170084A Expired - Lifetime JP2513318B2 (ja) | 1989-06-30 | 1989-06-30 | 搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513318B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPN455695A0 (en) * | 1995-08-01 | 1995-08-24 | Canon Kabushiki Kaisha | Qam spread spectrum demodulation system |
| JP3794412B2 (ja) | 2002-03-11 | 2006-07-05 | 松下電器産業株式会社 | 搬送波再生装置 |
| JP5578601B2 (ja) | 2009-11-05 | 2014-08-27 | 日本電気株式会社 | 搬送波再生回路、復調回路および搬送波再生方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57131151A (en) * | 1981-02-06 | 1982-08-13 | Nec Corp | Carrier wave reproducing circuit |
| JPS59148459A (ja) * | 1983-02-14 | 1984-08-25 | Nippon Telegr & Teleph Corp <Ntt> | 多値振幅変調用搬送波再生回路 |
| JPH01173947A (ja) * | 1987-12-26 | 1989-07-10 | Fujitsu Ltd | 搬送波再生回路 |
-
1989
- 1989-06-30 JP JP1170084A patent/JP2513318B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334746A (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920278A (en) | Phase comparator | |
| CA1145401A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition- modulated signal transmission system | |
| JPH0714170B2 (ja) | 搬送波再生回路 | |
| JPH0223106B2 (ja) | ||
| JP2513318B2 (ja) | 搬送波再生回路 | |
| JP3185867B2 (ja) | 誤差検出方法および装置、信号復調方法および装置 | |
| JPH0621992A (ja) | 復調器 | |
| US5598125A (en) | Method for demodulating a digitally modulated signal and a demodulator | |
| JPH0326934B2 (ja) | ||
| US6100755A (en) | Phase decision circuit | |
| JP2526540B2 (ja) | 搬送波同期回路 | |
| JP2553103B2 (ja) | 搬送波再生回路 | |
| JP3269838B2 (ja) | 周波数弁別方式 | |
| JPH0357665B2 (ja) | ||
| JP2605549B2 (ja) | 複素角度変換器 | |
| JPH0118616B2 (ja) | ||
| JPS59148459A (ja) | 多値振幅変調用搬送波再生回路 | |
| JPH0328103B2 (ja) | ||
| JPH09200284A (ja) | 位相比較方法及び直交振幅変調信号復調装置 | |
| JPH01173947A (ja) | 搬送波再生回路 | |
| JPH082045B2 (ja) | デイジタル伝送システム | |
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JP2003018232A (ja) | 位相検出装置 | |
| JPH0366244A (ja) | 復調装置 | |
| JPH03236653A (ja) | 多値直交振幅変調信号復調回路 |