JPH057229A - 搬送波再生回路 - Google Patents
搬送波再生回路Info
- Publication number
- JPH057229A JPH057229A JP3057305A JP5730591A JPH057229A JP H057229 A JPH057229 A JP H057229A JP 3057305 A JP3057305 A JP 3057305A JP 5730591 A JP5730591 A JP 5730591A JP H057229 A JPH057229 A JP H057229A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 本発明は，位相復調装置における搬送波再生
回路に関し，特に２ＰＳＫと４ＰＳＫに共用できる搬送
波再生回路を提供することを目的としている。 【構成】 同相側と直交側の２つの直交する復調信号を
それぞれディジタル信号に変換するＡ／Ｄ変換器と，デ
ィジタル信号に変換された上記直交する２つの復調信号
により定まるベクトルの位置と，位相変調方式によりき
まる正規のベクトルの位置との間の位相差を論理的に識
別して位相識別信号を生成する位相検出回路と，位相識
別信号を積分し位相誤差信号を生成する積分回路と，生
成された位相誤差信号に基づいて発振周波数を制御され
る電圧制御発振器とにより構成した。
回路に関し，特に２ＰＳＫと４ＰＳＫに共用できる搬送
波再生回路を提供することを目的としている。 【構成】 同相側と直交側の２つの直交する復調信号を
それぞれディジタル信号に変換するＡ／Ｄ変換器と，デ
ィジタル信号に変換された上記直交する２つの復調信号
により定まるベクトルの位置と，位相変調方式によりき
まる正規のベクトルの位置との間の位相差を論理的に識
別して位相識別信号を生成する位相検出回路と，位相識
別信号を積分し位相誤差信号を生成する積分回路と，生
成された位相誤差信号に基づいて発振周波数を制御され
る電圧制御発振器とにより構成した。
Description
【０００１】
【産業上の利用分野】本発明は，２ＰＳＫ（２相位相変
調）や４ＰＳＫ（４相位相変調）などの位相復調装置に
おける搬送波再生回路に関し，特に２ＰＳＫと４ＰＳＫ
に共用できる搬送波再生回路に関する。
調）や４ＰＳＫ（４相位相変調）などの位相復調装置に
おける搬送波再生回路に関し，特に２ＰＳＫと４ＰＳＫ
に共用できる搬送波再生回路に関する。
【０００２】
【従来の技術】ディジタル無線通信システムでは，ディ
ジタル信号の変調方式として，２ＰＳＫや４ＰＳＫなど
の位相変調方式が広く用いられている。２ＰＳＫ変調
は，変調パルス信号のレベル１と０によって搬送波の位
相を，０とπに切り換えるものであり，図８の(a) に２
ＰＳＫ変調の搬送波のベクトルを示す。図中のＸ0 ，Ｘ
1 は変調パルスの値である。４ＰＳＫ変調は，同相波と
直交波の２つの搬送波の成分の各々に２ＰＳＫの位相変
調を行うものであり，搬送波のベクトルは図８の(b) に
示すようになる。図中のＸ0 ，Ｘ1 ，Ｙ0 ，Ｙ1 は，同
相波と直交波に対する変調パルスの値である。
ジタル信号の変調方式として，２ＰＳＫや４ＰＳＫなど
の位相変調方式が広く用いられている。２ＰＳＫ変調
は，変調パルス信号のレベル１と０によって搬送波の位
相を，０とπに切り換えるものであり，図８の(a) に２
ＰＳＫ変調の搬送波のベクトルを示す。図中のＸ0 ，Ｘ
1 は変調パルスの値である。４ＰＳＫ変調は，同相波と
直交波の２つの搬送波の成分の各々に２ＰＳＫの位相変
調を行うものであり，搬送波のベクトルは図８の(b) に
示すようになる。図中のＸ0 ，Ｘ1 ，Ｙ0 ，Ｙ1 は，同
相波と直交波に対する変調パルスの値である。
【０００３】図８の(b) の場合，同相波成分と直交波成
分の各々に変調パルス信号の１と０のレベルに対応し
て，０とπの位相変化が与えられるため，２つのパルス
０と１の４つの組み合わせにより，図示されているよう
なＤ00，Ｄ01，Ｄ10，Ｄ11の４つのベクトルの位置がき
まる。
分の各々に変調パルス信号の１と０のレベルに対応し
て，０とπの位相変化が与えられるため，２つのパルス
０と１の４つの組み合わせにより，図示されているよう
なＤ00，Ｄ01，Ｄ10，Ｄ11の４つのベクトルの位置がき
まる。
【０００４】このように位相変調された信号を復調する
には，入力信号の搬送波と同期した基準となる搬送波が
必要となる。この基準搬送波は，位相変調されている入
力信号から位相変調による変化を取り除くことによって
得られ，このために位相復調装置には搬送波再生回路が
設けられている。従来の搬送波再生回路は位相変調方式
の種類に強く依存した回路構成をもち，２ＰＳＫ方式と
４ＰＳＫ方式とでは構成が全く異なるものであった。
には，入力信号の搬送波と同期した基準となる搬送波が
必要となる。この基準搬送波は，位相変調されている入
力信号から位相変調による変化を取り除くことによって
得られ，このために位相復調装置には搬送波再生回路が
設けられている。従来の搬送波再生回路は位相変調方式
の種類に強く依存した回路構成をもち，２ＰＳＫ方式と
４ＰＳＫ方式とでは構成が全く異なるものであった。
【０００５】ところでこのような位相変調方式のディジ
タル無線通信システムでは，はじめに２ＰＳＫの位相変
調方式で，回線を構成し，後に４ＰＳＫの位相変調方式
に変更して通信容量の増加を図る場合がしばしば生じ
る。しかしこのような場合には，搬送波再生回路の構成
が変わるため，復調装置の大幅な変更が必要であった。
タル無線通信システムでは，はじめに２ＰＳＫの位相変
調方式で，回線を構成し，後に４ＰＳＫの位相変調方式
に変更して通信容量の増加を図る場合がしばしば生じ
る。しかしこのような場合には，搬送波再生回路の構成
が変わるため，復調装置の大幅な変更が必要であった。
【０００６】
【発明が解決しようとする課題】本発明は，位相復調装
置の機能のレベルアップやレベルダウンに柔軟に対応で
きる搬送波再生回路を実現することを目的としている。
置の機能のレベルアップやレベルダウンに柔軟に対応で
きる搬送波再生回路を実現することを目的としている。
【０００７】
【課題を解決するための手段】本発明は，電圧制御発振
器を用いて発生した搬送波を基準搬送波として位相復調
を行い，その結果得られた直交する２つの復調信号によ
りつくられるベクトルの位置と図８に示したような正規
のベクトルの位置との間の位相差を検出し，一致しない
場合には，再生した基準搬送波と入力信号の搬送波との
間の同期がずれているものと判定して，検出したベクト
ル間の位相差に基づいて電圧制御発振器を制御するよう
にしたものである。
器を用いて発生した搬送波を基準搬送波として位相復調
を行い，その結果得られた直交する２つの復調信号によ
りつくられるベクトルの位置と図８に示したような正規
のベクトルの位置との間の位相差を検出し，一致しない
場合には，再生した基準搬送波と入力信号の搬送波との
間の同期がずれているものと判定して，検出したベクト
ル間の位相差に基づいて電圧制御発振器を制御するよう
にしたものである。
【０００８】図１に本発明の原理的構成を示す。図１に
おいて，１は，復調された同相成分の信号であるＩチャ
ネルのベースバンド信号である。２は，復調された直交
成分の信号であるＱチャネルのベースバンド信号であ
る。３は，Ｉチャネルのベースバンド信号１をディジタ
ル信号に変換するＡ／Ｄ変換器であり，出力されるディ
ジタル信号はＳ11（ＭＳＢ）〜Ｓ1n（ＬＳＢ）のｎビッ
トで表されている。４は，Ｑチャネルのベースバンド信
号２をディジタル信号に変換するＡ／Ｄ変換器であり，
出力されるディジタル信号は，Ｓ21（ＭＳＢ）〜Ｓ
2n（ＬＳＢ）で表されている。
おいて，１は，復調された同相成分の信号であるＩチャ
ネルのベースバンド信号である。２は，復調された直交
成分の信号であるＱチャネルのベースバンド信号であ
る。３は，Ｉチャネルのベースバンド信号１をディジタ
ル信号に変換するＡ／Ｄ変換器であり，出力されるディ
ジタル信号はＳ11（ＭＳＢ）〜Ｓ1n（ＬＳＢ）のｎビッ
トで表されている。４は，Ｑチャネルのベースバンド信
号２をディジタル信号に変換するＡ／Ｄ変換器であり，
出力されるディジタル信号は，Ｓ21（ＭＳＢ）〜Ｓ
2n（ＬＳＢ）で表されている。
【０００９】５は，位相検出回路であり，４ＰＳＫの復
調の場合にはＳ11〜Ｓ1nで表されるＩチャネルのベース
バンド信号とＳ21〜Ｓ2nで表されているＱチャネルのベ
ースバンド信号によってつくられるベクトルの位置と，
正規のベクトルの位置との間の位相差を論理的に識別し
て位相識別信号を出力する。また２ＰＳＫの復調の場合
には，Ｉチャネルの信号を入力とする論理の出力の代わ
りに内部で疑似的な固定値を使用するように切り替えを
行う。６は，出力された位相識別信号である。７は，位
相識別信号６を累積して位相誤差信号を生成する積分回
路である。８は，生成された位相誤差信号である。９
は，位相誤差信号により位相を制御される電圧制御発振
器であり，基準搬送波を生成する。１０は，生成された
基準搬送波である。
調の場合にはＳ11〜Ｓ1nで表されるＩチャネルのベース
バンド信号とＳ21〜Ｓ2nで表されているＱチャネルのベ
ースバンド信号によってつくられるベクトルの位置と，
正規のベクトルの位置との間の位相差を論理的に識別し
て位相識別信号を出力する。また２ＰＳＫの復調の場合
には，Ｉチャネルの信号を入力とする論理の出力の代わ
りに内部で疑似的な固定値を使用するように切り替えを
行う。６は，出力された位相識別信号である。７は，位
相識別信号６を累積して位相誤差信号を生成する積分回
路である。８は，生成された位相誤差信号である。９
は，位相誤差信号により位相を制御される電圧制御発振
器であり，基準搬送波を生成する。１０は，生成された
基準搬送波である。
【００１０】
【作用】図２を用いて，図１に示されている本発明の構
成の作用を説明する。図２において，Ｉ軸は同相成分の
Ｉチャネルの信号のレベル，Ｑ軸は直交成分のＱチャネ
ルの信号のレベル，Ｄ0 ，Ｄ1 は２ＰＳＫ方式の場合の
復調信号の正規のベクトル，Ｄ00，Ｄ01，Ｄ10，Ｄ
11は，４ＰＳＫ方式の場合における正規の４つのベクト
ルを示す。これに対してＤA ，ＤB は，４ＰＳＫ方式で
再生された基準搬送波の同期がずれている場合に復調さ
れたベースバンド信号によるベクトルの例，ＤC は２Ｐ
ＳＫ方式の場合の復調された信号のベクトルの例を示
す。またＩ，Ｑ各チャネルのベースバンド信号のレベル
は，それぞれ３ビット（ｎ＝３）のデータ“Ｓ11，
Ｓ12，Ｓ13”と“Ｓ21，Ｓ22，Ｓ23”で表されている。
成の作用を説明する。図２において，Ｉ軸は同相成分の
Ｉチャネルの信号のレベル，Ｑ軸は直交成分のＱチャネ
ルの信号のレベル，Ｄ0 ，Ｄ1 は２ＰＳＫ方式の場合の
復調信号の正規のベクトル，Ｄ00，Ｄ01，Ｄ10，Ｄ
11は，４ＰＳＫ方式の場合における正規の４つのベクト
ルを示す。これに対してＤA ，ＤB は，４ＰＳＫ方式で
再生された基準搬送波の同期がずれている場合に復調さ
れたベースバンド信号によるベクトルの例，ＤC は２Ｐ
ＳＫ方式の場合の復調された信号のベクトルの例を示
す。またＩ，Ｑ各チャネルのベースバンド信号のレベル
は，それぞれ３ビット（ｎ＝３）のデータ“Ｓ11，
Ｓ12，Ｓ13”と“Ｓ21，Ｓ22，Ｓ23”で表されている。
【００１１】図１には示されていない位相復調回路から
出力される復調信号のＩ，Ｑ両チャネルのベースバンド
信号１，２は，それぞれＡ／Ｄ変換器３，４により３ビ
ットのディジタル信号（Ｓ11，Ｓ12，Ｓ13），（Ｓ21，
Ｓ22，Ｓ23）に変換される。３ビットのディジタル信号
は，Ｉ，Ｑ各チャネルのベースバンド信号を８レベルの
階調で表している。そのためＩ−Ｑベクトル空間は８×
８のマトリックスに分割され，その１つのブロックがベ
クトルの位置を表すことになる。
出力される復調信号のＩ，Ｑ両チャネルのベースバンド
信号１，２は，それぞれＡ／Ｄ変換器３，４により３ビ
ットのディジタル信号（Ｓ11，Ｓ12，Ｓ13），（Ｓ21，
Ｓ22，Ｓ23）に変換される。３ビットのディジタル信号
は，Ｉ，Ｑ各チャネルのベースバンド信号を８レベルの
階調で表している。そのためＩ−Ｑベクトル空間は８×
８のマトリックスに分割され，その１つのブロックがベ
クトルの位置を表すことになる。
【００１２】図１の位相検出回路５は，Ｉ，Ｑ両チャネ
ルのディジタル信号によりきまるＤ A ，ＤB ，ＤC など
のベクトルの位置と，４ＰＳＫの変調方式において与え
られている４つの正規のベクトルＤ00，Ｄ01，Ｄ10，Ｄ
11との間の位相差を識別する判定論理をもっている。次
に位相差を検出する論理について図３を用いて説明す
る。説明の簡単化のため，図３に示すように，Ｉチャネ
ルとＱチャネルの復調信号をそれぞれ２ビット“Ｓ11，
Ｓ12”と“Ｓ21，Ｓ22”で表し，ベクトル空間を４×４
のマトリックスで分割するものとする。
ルのディジタル信号によりきまるＤ A ，ＤB ，ＤC など
のベクトルの位置と，４ＰＳＫの変調方式において与え
られている４つの正規のベクトルＤ00，Ｄ01，Ｄ10，Ｄ
11との間の位相差を識別する判定論理をもっている。次
に位相差を検出する論理について図３を用いて説明す
る。説明の簡単化のため，図３に示すように，Ｉチャネ
ルとＱチャネルの復調信号をそれぞれ２ビット“Ｓ11，
Ｓ12”と“Ｓ21，Ｓ22”で表し，ベクトル空間を４×４
のマトリックスで分割するものとする。
【００１３】正規のベクトルＤ00とＤ11はＩ＝Ｑの直線
上にあり，Ｄ01とＤ10はＩ＝−Ｑの直線上にある。した
がって復調されたＩ，Ｑチャネルの信号のベクトルがこ
れらの直線上にあるとき，再生された基準搬送波と入力
信号とは同期していることになる。他方，復調信号のベ
クトルがこれらの直線から外れているときには，再生搬
送波と入力信号との同期は外れていることになる。
上にあり，Ｄ01とＤ10はＩ＝−Ｑの直線上にある。した
がって復調されたＩ，Ｑチャネルの信号のベクトルがこ
れらの直線上にあるとき，再生された基準搬送波と入力
信号とは同期していることになる。他方，復調信号のベ
クトルがこれらの直線から外れているときには，再生搬
送波と入力信号との同期は外れていることになる。
【００１４】この論理は，
【数１】
で表すことができる。さらに復調信号のベクトルが正規
のベクトルに対してずれている方向まで識別できるよう
にするためには，Ｉ，Ｑそれぞれの極性を表している先
頭ビット（Ｓ11，Ｓ21）とそれ以下の残りのビット（こ
こではＳ1E，Ｓ2Eで表す）とを用いて次の判定論理を使
用できる。
のベクトルに対してずれている方向まで識別できるよう
にするためには，Ｉ，Ｑそれぞれの極性を表している先
頭ビット（Ｓ11，Ｓ21）とそれ以下の残りのビット（こ
こではＳ1E，Ｓ2Eで表す）とを用いて次の判定論理を使
用できる。
【数２】
例えば図３の例では，Ｄ11の近傍では，ブロックＭは＋
１，ブロックＮは−１となる。位相検出回路５は，この
論理を実現するように構成され，位相識別信号６とし
て，＋１，０，−１のいずれかの値を積分回路７に出力
する。積分回路７は，これらの信号を積分して位相誤差
信号をつくり，値が＋の場合には位相を進め，−の場合
には位相を遅らせるように電圧制御発振器９の発振位相
を制御する。
１，ブロックＮは−１となる。位相検出回路５は，この
論理を実現するように構成され，位相識別信号６とし
て，＋１，０，−１のいずれかの値を積分回路７に出力
する。積分回路７は，これらの信号を積分して位相誤差
信号をつくり，値が＋の場合には位相を進め，−の場合
には位相を遅らせるように電圧制御発振器９の発振位相
を制御する。
【００１５】ところで２ＰＳＫ復調の場合には，Ｉチャ
ネルのベースバンド信号１はノイズレベルとなるが，そ
の極性とレベルは位相のずれの向きと量を表す。一方，
Ｉチャネルのベースバンド信号には位相誤差の情報は現
れない。そこで，２ＰＳＫ復調の場合も４ＰＳＫ復調の
場合と同様な（１）式の論理で位相識別信号を生成でき
るようにするため，位相検出回路５内でＩチャネル側の
内部論理出力の代わりに，予め設定してある固定値を使
用する。
ネルのベースバンド信号１はノイズレベルとなるが，そ
の極性とレベルは位相のずれの向きと量を表す。一方，
Ｉチャネルのベースバンド信号には位相誤差の情報は現
れない。そこで，２ＰＳＫ復調の場合も４ＰＳＫ復調の
場合と同様な（１）式の論理で位相識別信号を生成でき
るようにするため，位相検出回路５内でＩチャネル側の
内部論理出力の代わりに，予め設定してある固定値を使
用する。
【００１６】この固定値は，２ＰＳＫ復調の再生搬送波
が入力信号に対して同期ずれを起こしたとき，位相検出
回路５がその進み遅れの方向に応じて４ＰＳＫ復調時と
同様な位相識別信号を生成できるようにする。図２のベ
クトルＤC はその例であり，位相検出回路５は矢印で示
す方向の位相識別信号を生成し，電圧制御発振器９の位
相制御を行う。
が入力信号に対して同期ずれを起こしたとき，位相検出
回路５がその進み遅れの方向に応じて４ＰＳＫ復調時と
同様な位相識別信号を生成できるようにする。図２のベ
クトルＤC はその例であり，位相検出回路５は矢印で示
す方向の位相識別信号を生成し，電圧制御発振器９の位
相制御を行う。
【００１７】
【実施例】図４は本発明による位相検出回路の第１の実
施例，図５は同じ位相検出回路の第２の実施例，図６は
位相検出回路中に用いられる論理回路の第１の実施例，
図７は同じ論理回路の第２の実施例のそれぞれ構成を示
す。図４の位相検出回路の第１の実施例において，１１
は論理回路であり，図１のＩチャネルのベースバンド信
号１をＡ／Ｄ変換したデータＳ11〜Ｓ1nと，Ｑチャネル
のベースバンド信号２をＡ／Ｄ変換した信号Ｓ21〜Ｓ2n
とを入力とし，互いの極性ビットＳ11，Ｓ21の値にした
がって他方のデータの各ビットの値の反転を制御する排
他的論理和（ＥＯＲ）機能をもっている。論理回路の出
力Ｃ11〜Ｃ1n，Ｃ21〜Ｃ2nは次のように表される。
施例，図５は同じ位相検出回路の第２の実施例，図６は
位相検出回路中に用いられる論理回路の第１の実施例，
図７は同じ論理回路の第２の実施例のそれぞれ構成を示
す。図４の位相検出回路の第１の実施例において，１１
は論理回路であり，図１のＩチャネルのベースバンド信
号１をＡ／Ｄ変換したデータＳ11〜Ｓ1nと，Ｑチャネル
のベースバンド信号２をＡ／Ｄ変換した信号Ｓ21〜Ｓ2n
とを入力とし，互いの極性ビットＳ11，Ｓ21の値にした
がって他方のデータの各ビットの値の反転を制御する排
他的論理和（ＥＯＲ）機能をもっている。論理回路の出
力Ｃ11〜Ｃ1n，Ｃ21〜Ｃ2nは次のように表される。
【数３】
【００１８】ここで（２）式のＳ21が反転されているの
は，後に（１）式の減算を補数化による加算で実現する
ためである。次に図４の１２，１３はＤ／Ａ変換器であ
り，論理回路１１の出力データＣ11〜Ｃ1nとＣ21〜Ｃ2n
とを，それぞれアナログ信号に変換し，ＣＲ１，ＣＲ２
として出力する。
は，後に（１）式の減算を補数化による加算で実現する
ためである。次に図４の１２，１３はＤ／Ａ変換器であ
り，論理回路１１の出力データＣ11〜Ｃ1nとＣ21〜Ｃ2n
とを，それぞれアナログ信号に変換し，ＣＲ１，ＣＲ２
として出力する。
【００１９】１４は，２ＰＳＫ時にＣＲ１の代わりに使
用される固定電圧Ｅ1 である。１５は，４ＰＳＫ時と２
ＰＳＫ時に対応してＣＲ１とＥ1を切り替え選択するス
イッチＳＷである。１６は，スイッチＳＷの出力とＣＲ
２とを加算（実質的には減算）するアナログ加算回路で
ある。
用される固定電圧Ｅ1 である。１５は，４ＰＳＫ時と２
ＰＳＫ時に対応してＣＲ１とＥ1を切り替え選択するス
イッチＳＷである。１６は，スイッチＳＷの出力とＣＲ
２とを加算（実質的には減算）するアナログ加算回路で
ある。
【００２０】この第１の実施例回路はアナログ加算を行
う方式であるが，これをディジタル加算で行うようにし
たのが図５の第２の実施例である。図５において，１１
は論理回路，１７は図４の固定電圧Ｅ1 の代わりに用い
られるディジタル信号Ｃ11’〜Ｃ1n’を保持するレジス
タ，１８は図４のスイッチ１５の代わりにＣ11〜Ｃ1nと
Ｃ11’〜Ｃ1n’とを切り替えるスイッチ（ＳＷ），１９
はスイッチ１８の出力とＣ21〜Ｃ2nとを加算するディジ
タル加算回路，２０はディジタル加算結果をアナログ信
号に変換するＤ／Ａ変換器である。図５の第２の実施例
回路は，図４の第１の実施例回路と機能的には全く同じ
ものである。
う方式であるが，これをディジタル加算で行うようにし
たのが図５の第２の実施例である。図５において，１１
は論理回路，１７は図４の固定電圧Ｅ1 の代わりに用い
られるディジタル信号Ｃ11’〜Ｃ1n’を保持するレジス
タ，１８は図４のスイッチ１５の代わりにＣ11〜Ｃ1nと
Ｃ11’〜Ｃ1n’とを切り替えるスイッチ（ＳＷ），１９
はスイッチ１８の出力とＣ21〜Ｃ2nとを加算するディジ
タル加算回路，２０はディジタル加算結果をアナログ信
号に変換するＤ／Ａ変換器である。図５の第２の実施例
回路は，図４の第１の実施例回路と機能的には全く同じ
ものである。
【００２１】次に図４と図５の実施例中に用いられてい
る論理回路１１の詳細を図６および図７により説明す
る。図６は，ＥＯＲ（排他的論理和）ゲートを用いて構
成した第１の実施例であり，図中，２１〜２６はＥＯＲ
ゲート，２７は反転ゲートを示す。ＥＯＲゲート２１〜
２３の各一方の入力にはＳ11〜Ｓ1nが結合され，各他方
の入力にはＳ21の値を反転ゲート２７で反転した結果が
結合される。同様にＥＯＲゲート２４〜２６の各一方の
入力にはＳ21〜Ｓ2nが結合され，各他方の入力にはＳ11
が直接結合されている。このような構成により（２）式
に示されている論理演算が実現される。図７は，図６の
ＥＯＲの機能をフリップフロップとセレクタを用いて実
現した第２の実施例である。
る論理回路１１の詳細を図６および図７により説明す
る。図６は，ＥＯＲ（排他的論理和）ゲートを用いて構
成した第１の実施例であり，図中，２１〜２６はＥＯＲ
ゲート，２７は反転ゲートを示す。ＥＯＲゲート２１〜
２３の各一方の入力にはＳ11〜Ｓ1nが結合され，各他方
の入力にはＳ21の値を反転ゲート２７で反転した結果が
結合される。同様にＥＯＲゲート２４〜２６の各一方の
入力にはＳ21〜Ｓ2nが結合され，各他方の入力にはＳ11
が直接結合されている。このような構成により（２）式
に示されている論理演算が実現される。図７は，図６の
ＥＯＲの機能をフリップフロップとセレクタを用いて実
現した第２の実施例である。
【００２２】図７において，２８，２９はそれぞれＳ11
〜Ｓ1n，Ｓ21〜Ｓ2nとビット対応に設けられたｎ個ずつ
のフリップフロップの群，３１は反転ゲート，３２，３
３は各フリップフロップの反転，非反転出力の一方を選
択するセレクタである。セレクタ３２はＳ21を反転ゲー
ト３１で反転した値が“１”ならばフリップフロップの
群２８の反転出力を選択し，“０”ならば非反転出力を
選択して，それぞれＣ 11〜Ｃ1nとして出力する。セレク
タ３３も同様にＳ11の値が“１”か“０”かにしたがっ
て，フリップフロップの群２９の反転出力または非反転
出力を選択し，Ｃ21〜Ｃ2nとして出力する。
〜Ｓ1n，Ｓ21〜Ｓ2nとビット対応に設けられたｎ個ずつ
のフリップフロップの群，３１は反転ゲート，３２，３
３は各フリップフロップの反転，非反転出力の一方を選
択するセレクタである。セレクタ３２はＳ21を反転ゲー
ト３１で反転した値が“１”ならばフリップフロップの
群２８の反転出力を選択し，“０”ならば非反転出力を
選択して，それぞれＣ 11〜Ｃ1nとして出力する。セレク
タ３３も同様にＳ11の値が“１”か“０”かにしたがっ
て，フリップフロップの群２９の反転出力または非反転
出力を選択し，Ｃ21〜Ｃ2nとして出力する。
【００２３】次に図２を用いて具体的な動作を説明す
る。４ＰＳＫのベクトルＤA のＩ座標（Ｓ11，Ｓ12，Ｓ
13）の値は（１１０）であり，Ｑ座標（Ｓ21，Ｓ22，Ｓ
23）の値は（１０１）である。図４の論理回路１１は，
これを処理して結果値（Ｃ11，Ｃ12，Ｃ13）として（１
１０）を，また（Ｃ 21，Ｃ22，Ｃ23）として（０１０）
を出力する。これらの値は，それぞれＤ／Ａ変換器１
２，１３でアナログ信号に変換され，ＣＲ１＝＋３，Ｃ
Ｒ２＝−２が得られる。スイッチ１５はＣＲ１を選択し
ているので，アナログ加算回路１６からは３＋（−１）
の加算を行い，位相識別信号として＋１を出力する。こ
れは電圧制御発振器の発振位相を進めるように作用す
る。
る。４ＰＳＫのベクトルＤA のＩ座標（Ｓ11，Ｓ12，Ｓ
13）の値は（１１０）であり，Ｑ座標（Ｓ21，Ｓ22，Ｓ
23）の値は（１０１）である。図４の論理回路１１は，
これを処理して結果値（Ｃ11，Ｃ12，Ｃ13）として（１
１０）を，また（Ｃ 21，Ｃ22，Ｃ23）として（０１０）
を出力する。これらの値は，それぞれＤ／Ａ変換器１
２，１３でアナログ信号に変換され，ＣＲ１＝＋３，Ｃ
Ｒ２＝−２が得られる。スイッチ１５はＣＲ１を選択し
ているので，アナログ加算回路１６からは３＋（−１）
の加算を行い，位相識別信号として＋１を出力する。こ
れは電圧制御発振器の発振位相を進めるように作用す
る。
【００２４】また図２のベクトルＤB の場合には，同様
な処理により位相識別信号として−１が得られ，発振位
相を遅らせるように作用する。２ＰＳＫの場合のベクト
ルＤC については，Ｑチャネルの（Ｓ21，Ｓ22，Ｓ23）
の値が（１００）であり，これは論理回路１１で
（Ｃ21，Ｃ22，Ｃ23）の値として（０１１）に変換さ
れ，Ｄ／Ａ変換器１３からＣＲ２＝−１が出力される。
２ＰＳＫではスイッチ１５がＥ1 を選択しており，Ｅ1
＝０に設定した場合，アナログ加算回路１６から−１が
出力される。これは電圧制御発振器の発振位相を遅らせ
るように作用する。
な処理により位相識別信号として−１が得られ，発振位
相を遅らせるように作用する。２ＰＳＫの場合のベクト
ルＤC については，Ｑチャネルの（Ｓ21，Ｓ22，Ｓ23）
の値が（１００）であり，これは論理回路１１で
（Ｃ21，Ｃ22，Ｃ23）の値として（０１１）に変換さ
れ，Ｄ／Ａ変換器１３からＣＲ２＝−１が出力される。
２ＰＳＫではスイッチ１５がＥ1 を選択しており，Ｅ1
＝０に設定した場合，アナログ加算回路１６から−１が
出力される。これは電圧制御発振器の発振位相を遅らせ
るように作用する。
【００２５】
【発明の効果】本発明の搬送波再生回路により，２ＰＳ
Ｋと４ＰＳＫの双方に対して回路の大部分を共通化する
ことができるため，２ＰＳＫから４ＰＳＫへの通信容量
の増大を図る場合の回路変更が容易になり，また開発設
計コストや製品コストの低減を図ることができる。
Ｋと４ＰＳＫの双方に対して回路の大部分を共通化する
ことができるため，２ＰＳＫから４ＰＳＫへの通信容量
の増大を図る場合の回路変更が容易になり，また開発設
計コストや製品コストの低減を図ることができる。
【図１】本発明の原理的構成図である。
【図２】本発明の作用説明図である。
【図３】本発明における位相差検出論理説明図である。
【図４】位相検出回路の第１の実施例構成図である。
【図５】位相検出回路の第２の実施例構成図である。
【図６】論理回路の第１の実施例構成図である。
【図７】論理回路の第２の実施例構成図である。
【図８】位相変調方式の説明図である。
１…Ｉチャネルのベースバンド信号
２…Ｑチャネルのベースバンド信号
３，４…Ａ／Ｄ変換器
５…位相検出回路
６…位相識別信号
７…積分回路
８…位相誤差信号
９…電圧制御発振器
１０…基準搬送波
Claims (4)
- 【請求項１】 位相復調装置において，同相側と直交側
の２つの直交する復調信号をそれぞれディジタル信号に
変換するＡ／Ｄ変換器（３，４）と，ディジタル信号に
変換された上記直交する２つの復調信号により定まるベ
クトルの位置と，位相変調方式によりきまる正規のベク
トル位置との間の位相差を論理的に識別して位相識別信
号を生成する位相検出回路（５）と，位相識別信号を積
分し位相誤差信号を生成する積分回路（７）と，生成さ
れた位相誤差信号に基づいて発振周波数を制御される電
圧制御発振器（９）とからなることを特徴とする位相復
調装置の搬送波再生回路。 - 【請求項２】 請求項１において，位相検出回路（５）
は，同相側と直交側の各ディジタル信号が自身の極性ビ
ットの値が１か０かにしたがって直交側は反転して相手
側のディジタル信号の各ビット値をそれぞれ反転と非反
転および非反転と反転とに変更する２組の排他的論理和
回路（１１）をそなえていることを特徴とする搬送波再
生回路。 - 【請求項３】 請求項２において位相検出回路（５）は
さらに，各排他的論理和回路（１１）の出力のディジタ
ル信号をアナログ信号に変換する２つのＤ／Ａ変換器
（１２，１３）と固定電圧（１４）と，２ＰＳＫ復調時
に前記定電圧（Ｅ1 ）を選択し，４ＰＳＫ復調時に同相
側のＤ／Ａ変換器（１３）の出力を選択するスイッチ
（１５）と，前記スイッチ（１５）の出力と直交側のＤ
／Ａ変換器（１３）の出力とを加算する加算回路（１
６）とをそなえていることを特徴とする搬送波再生回
路。 - 【請求項４】 請求項２において，位相検出回路（５）
はさらに，固定値のディジタル信号（Ｃ11’〜Ｃ1n’）
と，２ＰＳＫ復調時に前記固定値のディジタル信号（Ｃ
11’〜Ｃ1n’）を選択し，４ＰＳＫ時に同相側の排他的
論理和回路（１１）の出力を選択するスイッチ（１８）
と，前記スイッチ（１８）の出力と直交側の排他的論理
和回路（１１）の出力とを加算回路（１９）と，前記加
算回路（１９）の出力のディジタル信号をアナログ信号
に変換するＤ／Ａ変換器（２０）とをそなえていること
を特徴とする搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057305A JPH057229A (ja) | 1991-03-20 | 1991-03-20 | 搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057305A JPH057229A (ja) | 1991-03-20 | 1991-03-20 | 搬送波再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057229A true JPH057229A (ja) | 1993-01-14 |
Family
ID=13051848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057305A Withdrawn JPH057229A (ja) | 1991-03-20 | 1991-03-20 | 搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH057229A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10845402B2 (en) | 2016-03-17 | 2020-11-24 | National Institute Of Information And Communications Technology | Electromagnetic field imaging device |
-
1991
- 1991-03-20 JP JP3057305A patent/JPH057229A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10845402B2 (en) | 2016-03-17 | 2020-11-24 | National Institute Of Information And Communications Technology | Electromagnetic field imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285479A (en) | Quadrature modulation circuit | |
| JP3728573B2 (ja) | 復調装置 | |
| KR100214788B1 (ko) | 차동 위상-시프트 키잉 신호 복조기 | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| KR890000573B1 (ko) | 무선 통신 시스템 | |
| US4466109A (en) | Carrier recovery arrangement for sixteen-state amplitude and phase modulation and receiving system for digital data, comprising such an arrangement | |
| JPH0621992A (ja) | 復調器 | |
| US5535244A (en) | Digital modulating/demodulating apparatus and a digital demodulating apparatus | |
| US5546428A (en) | Differentially encoding quadrature phase shift keying modulation method and apparatus thereof | |
| JPH057229A (ja) | 搬送波再生回路 | |
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JP2001053819A (ja) | 位相回転エラーを補償するための位相検出装置 | |
| US4134075A (en) | Amplitude-and-phase demodulator comprising a quantization circuit | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH0234552B2 (ja) | ||
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH07212428A (ja) | 位相誤差検出器を備えた判定による搬送波復元回路 | |
| JP2787607B2 (ja) | Ｐｓｋ復調回路 | |
| JP3103106B2 (ja) | 多相ｐｓｋ変復調方式 | |
| JPH0637742A (ja) | クロック再生回路 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 | |
| JPS6342992B2 (ja) | ||
| JP4101777B2 (ja) | タイミング同期回路 | |
| JPH0326934B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |