JPS60246674A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60246674A JPS60246674A JP10301684A JP10301684A JPS60246674A JP S60246674 A JPS60246674 A JP S60246674A JP 10301684 A JP10301684 A JP 10301684A JP 10301684 A JP10301684 A JP 10301684A JP S60246674 A JPS60246674 A JP S60246674A
- Authority
- JP
- Japan
- Prior art keywords
- depletion layer
- layer
- type layer
- field
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000009987 spinning Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術弁！Ｊ
本発明はフィールドプレートを改良した半導体装置１に
関し、特にパワートランジスタ、パワー ＭＯＳ 、高
耐圧ＩＣ（集積回路）Ｋ使用されるものである。
関し、特にパワートランジスタ、パワー ＭＯＳ 、高
耐圧ＩＣ（集積回路）Ｋ使用されるものである。
現在の高耐圧素子では、その耐圧を決定する個所が２つ
ある。即ち耐圧は、第１図で接合部ｆ［を近ａと、フィ
ールドパッシベーション膜の界面及びパッシベーション
膜自体すにより決まると考えられる。図中１は例えはコ
レクタとなるＮ型基板、２は例えはベースとなるＰ型層
、３はフィールドパッシベーション膜、４は空乏層を示
している。この構成で耐圧を上けるための従来例ｔ−第
２図に示す。フィールドグレート５はＰ型層２Ｖｃ接続
され、接合部上面をおおい、逆バイアス時に接合部での
空乏層４の曲率を緩和する。このことによりブレークダ
ウンの耐圧を大きくする効果を奏する。
ある。即ち耐圧は、第１図で接合部ｆ［を近ａと、フィ
ールドパッシベーション膜の界面及びパッシベーション
膜自体すにより決まると考えられる。図中１は例えはコ
レクタとなるＮ型基板、２は例えはベースとなるＰ型層
、３はフィールドパッシベーション膜、４は空乏層を示
している。この構成で耐圧を上けるための従来例ｔ−第
２図に示す。フィールドグレート５はＰ型層２Ｖｃ接続
され、接合部上面をおおい、逆バイアス時に接合部での
空乏層４の曲率を緩和する。このことによりブレークダ
ウンの耐圧を大きくする効果を奏する。
ところで従来のフィールドプレート５は、ベース電位Ｃ
Ｐ型層２）Ｋ接続され、接合部の周辺を等電位の帯でと
りまいている。フィールドプレート５下のＮ型層ｌでは
、表面が領域全面にわたって反転し、実質的な接合面積
が大きくなるため、リーク電流が大きくなる。またフィ
−ルドパツシベーション膜３の異常によす、空乏層４の
伸びも予想通りでないのが現状であるそのため製造上の
外乱（ごみ等）の影１１に大きく受けるものである。
Ｐ型層２）Ｋ接続され、接合部の周辺を等電位の帯でと
りまいている。フィールドプレート５下のＮ型層ｌでは
、表面が領域全面にわたって反転し、実質的な接合面積
が大きくなるため、リーク電流が大きくなる。またフィ
−ルドパツシベーション膜３の異常によす、空乏層４の
伸びも予想通りでないのが現状であるそのため製造上の
外乱（ごみ等）の影１１に大きく受けるものである。
本発明は上記夾情に鑑みてなされたもので、必要最小限
の面積で高耐圧素子を構成でき、またリークを小さくで
き、また適正に空乏層の伸びを制御できることから、プ
ロセス的な少因の素子％性への影臀全防止できる半導体
装ｖｋを提供しようとするものである。
の面積で高耐圧素子を構成でき、またリークを小さくで
き、また適正に空乏層の伸びを制御できることから、プ
ロセス的な少因の素子％性への影臀全防止できる半導体
装ｖｋを提供しようとするものである。
本発明は、フィールドグレートのバイアスを可変とし、
適正なバイアスは、空乏層の広がりをモニタしながら決
定する。必要に応じてフィーにドグレ−）を分断し、各
々に適正なバイアスを印加できる構造としたものである
。
適正なバイアスは、空乏層の広がりをモニタしながら決
定する。必要に応じてフィーにドグレ−）を分断し、各
々に適正なバイアスを印加できる構造としたものである
。
以下図面を参照して本発明の一実施例を説明する。抛３
図は本発明の機能概畳図を示す。即ち素子の高耐圧化、
リーク減少、チャネルカッ、ト（バンチスルー防止）が
目的に合った形となるように動作状態をモニタしかつ最
適バイアスを加えるようにしたものである。
図は本発明の機能概畳図を示す。即ち素子の高耐圧化、
リーク減少、チャネルカッ、ト（バンチスルー防止）が
目的に合った形となるように動作状態をモニタしかつ最
適バイアスを加えるようにしたものである。
第４図は上記機能が具体的に竹なえる半導体装置の構成
図である。図中ＩＩは例えはコレクタとなるＮ塁基叡、
１２は例えはベースとなるＰ型層、１３は他の素子を構
成するＰ型層、１４はｑ２層、ｔｓはフィールドパッシ
ベーション族、ノロはＰ型層１２の部分（トシンジスク
）の高耐圧化のためのフィールドグレート、１７はＰ型
層Ｉ３０部分の高耐圧化のｆｃめのフィールドプレート
、１１？、、 １８２１１９＋＋１９□はＰｍ層、１
ｇ、、 １１？、はこれらの間の抵抗値変化でを２層の
仰ひを抄出するためのモニタ寛惧、Ｉ ９． 、 Ｉ
９．はこれらの間の抵抗値変化でチャネルカン）（（行
なうためのモニタ電極、１８Ｂ＋１９Ｂはフィールドグ
レートである。例えはモニタ電極１１ｊ、、１Ｂ４で空
乏層の伸びがあることが分かり、この伸びを調整したい
と、しえば、フィールドプレート１８．へのバイアスを
ｙ４整する。また例えはモニタ′＆極１９３，１９゜で
空乏層の伸ひかあり丁ぎることが分かつ℃、フィールド
プレートＪ９Ｉ’ｉ−プラス側にバイアスすれば該フィ
ールドグレート１９Ｉｌ″Ｃ−空乏層がとまる。
図である。図中ＩＩは例えはコレクタとなるＮ塁基叡、
１２は例えはベースとなるＰ型層、１３は他の素子を構
成するＰ型層、１４はｑ２層、ｔｓはフィールドパッシ
ベーション族、ノロはＰ型層１２の部分（トシンジスク
）の高耐圧化のためのフィールドグレート、１７はＰ型
層Ｉ３０部分の高耐圧化のｆｃめのフィールドプレート
、１１？、、 １８２１１９＋＋１９□はＰｍ層、１
ｇ、、 １１？、はこれらの間の抵抗値変化でを２層の
仰ひを抄出するためのモニタ寛惧、Ｉ ９． 、 Ｉ
９．はこれらの間の抵抗値変化でチャネルカン）（（行
なうためのモニタ電極、１８Ｂ＋１９Ｂはフィールドグ
レートである。例えはモニタ電極１１ｊ、、１Ｂ４で空
乏層の伸びがあることが分かり、この伸びを調整したい
と、しえば、フィールドプレート１８．へのバイアスを
ｙ４整する。また例えはモニタ′＆極１９３，１９゜で
空乏層の伸ひかあり丁ぎることが分かつ℃、フィールド
プレートＪ９Ｉ’ｉ−プラス側にバイアスすれば該フィ
ールドグレート１９Ｉｌ″Ｃ−空乏層がとまる。
第５図は上記フィールドプレートに加えるバイアス法の
一例金示すもので、２〕はセンスバイアス（一定値）供
給端、、２２はモニタ電極で検出される基板抵抗、２３
は固定抵抗、２４は基準バイアス供給端、２５は内入力
の一位差を増幅する誤差アンプ、ＯＵＴはフィールドプ
レートのバイアス電圧である。
一例金示すもので、２〕はセンスバイアス（一定値）供
給端、、２２はモニタ電極で検出される基板抵抗、２３
は固定抵抗、２４は基準バイアス供給端、２５は内入力
の一位差を増幅する誤差アンプ、ＯＵＴはフィールドプ
レートのバイアス電圧である。
即ちフィールド部に、空乏層１４のモニタ電極１８ｓ、
１８４または１９． 、１９４ 等を形成し、空乏層１
４の広がりに応じ両電極間の一気抵抗の変化をモニタし
、第５図に示すようなフィードバックの糸を、高耐圧素
子内部まｆｃは素子間分離された領域に形成する。フィ
ードバックの系空乏層１４の伸びを最適に１紳するもの
である。
１８４または１９． 、１９４ 等を形成し、空乏層１
４の広がりに応じ両電極間の一気抵抗の変化をモニタし
、第５図に示すようなフィードバックの糸を、高耐圧素
子内部まｆｃは素子間分離された領域に形成する。フィ
ードバックの系空乏層１４の伸びを最適に１紳するもの
である。
上記構成によれば、横方向に空乏層を伸ばし、接合部で
の曲率を緩和１−ろ従来のフィールドグレートの効果に
加え、フィールドプレートに適正なバイアス全卵え、隣
接するＰ氾層１３とのチャネルカットが行なえる。また
必セ以上耐圧を要求されない動作範囲では仝乏Ｉ−の伸
びを抑え、リークを減少させることができる。また従来
の技術では、フィールド部及びフィールドパッシベーシ
ョン膜Ｊ５の清浄化等のフロセス技術により、ノくワー
トランジスタ、／＜ワーＭ ＯＳ素子の）留り向上を行
なっていたが、能動素子を高耐圧素子に組み込むことに
より特性のはうつきもおさえられ、歩留りも向上するも
のである。
の曲率を緩和１−ろ従来のフィールドグレートの効果に
加え、フィールドプレートに適正なバイアス全卵え、隣
接するＰ氾層１３とのチャネルカットが行なえる。また
必セ以上耐圧を要求されない動作範囲では仝乏Ｉ−の伸
びを抑え、リークを減少させることができる。また従来
の技術では、フィールド部及びフィールドパッシベーシ
ョン膜Ｊ５の清浄化等のフロセス技術により、ノくワー
トランジスタ、／＜ワーＭ ＯＳ素子の）留り向上を行
なっていたが、能動素子を高耐圧素子に組み込むことに
より特性のはうつきもおさえられ、歩留りも向上するも
のである。
なお本発明は上記実施例のみ［限られることなく種々の
応用が可能である。例えばモニタ用のＰ型層１８１＋１
８２＋７９１１７９２等を直接空乏層１４の中に入れる
ことに問題がある場合、制御うなダミーのモニタ領域を
形成することも考えられる。図中３１は第４図のＰ型層
１２に対応するＰ型層、３２．．３２．は空乏層３３を
検出するためのモニタ用Ｐ型層、３４．．３４．はモニ
タ電極であり、このようにすると本体側のモニタ電極に
よる影響をな（すことができる。この場合本体側はモニ
タ電極がなくなり、フィールドグレートのみとなる。
応用が可能である。例えばモニタ用のＰ型層１８１＋１
８２＋７９１１７９２等を直接空乏層１４の中に入れる
ことに問題がある場合、制御うなダミーのモニタ領域を
形成することも考えられる。図中３１は第４図のＰ型層
１２に対応するＰ型層、３２．．３２．は空乏層３３を
検出するためのモニタ用Ｐ型層、３４．．３４．はモニ
タ電極であり、このようにすると本体側のモニタ電極に
よる影響をな（すことができる。この場合本体側はモニ
タ電極がなくなり、フィールドグレートのみとなる。
以上説明した如く本発明によれば、必景最小限の面積で
高耐圧素子ｔ−構成でき、またリークを小さくでき、ま
たプロセス的な装置の素子特性への影響全防止できる等
の利点を鳴した半導体装置が提供できるものである。
高耐圧素子ｔ−構成でき、またリークを小さくでき、ま
たプロセス的な装置の素子特性への影響全防止できる等
の利点を鳴した半導体装置が提供できるものである。
第１図は従来の半導体装置の接合部付近の断面図、第２
図はそれにフィールドプレー＋ｔ−Ｖけた場合の断面図
、第３図ないし第５図は本発叩の一実施例を説明するた
めのもので、第３図は同夾施例の機能概要図、第４図は
同機能を有す為半導体装置の断面図、第５図は１司装置
でバイアスｔ−得る部分の回路図、第６図は本発明の他
の実施例を説明するための装置断面図である。 １１・・・Ｎ型基板、１２．１３・・・Ｐ型層、１５・
・・フィールドパッシベーション膜、ｔ６．ｔｙ。 １８瞥、Ｉ９．・・・フィールドグレート、ＪＪｓ＋７
８＋＋１９□１９．・・・空乏層検出用モニタ電極、２
２・・・基板抵抗、２５・・・誤差アンプ。 田願人代理人 弁理士 鈴 江 武 音用３図 第４１．； 第６図
図はそれにフィールドプレー＋ｔ−Ｖけた場合の断面図
、第３図ないし第５図は本発叩の一実施例を説明するた
めのもので、第３図は同夾施例の機能概要図、第４図は
同機能を有す為半導体装置の断面図、第５図は１司装置
でバイアスｔ−得る部分の回路図、第６図は本発明の他
の実施例を説明するための装置断面図である。 １１・・・Ｎ型基板、１２．１３・・・Ｐ型層、１５・
・・フィールドパッシベーション膜、ｔ６．ｔｙ。 １８瞥、Ｉ９．・・・フィールドグレート、ＪＪｓ＋７
８＋＋１９□１９．・・・空乏層検出用モニタ電極、２
２・・・基板抵抗、２５・・・誤差アンプ。 田願人代理人 弁理士 鈴 江 武 音用３図 第４１．； 第６図
Claims (2)
- （１）−導電型半導体基体と、該基体内圧膜けられる反
対導電汲導電層と、前記半導体基体表面に接触する少く
とも２つ以上の空乏層検出用電極と、前記半導体基体上
の絶縁膜上に形成された窒乏層制御用電極とを具備した
ことを特徴とする半導体装置。 - （２） １ＩＩＪ記空乏層検出用−極で決定された最適
バイア米を紡記空乏層制御用電極に印加できる専用外部
を源をそなえた特許請求の範囲第１項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10301684A JPS60246674A (ja) | 1984-05-22 | 1984-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10301684A JPS60246674A (ja) | 1984-05-22 | 1984-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60246674A true JPS60246674A (ja) | 1985-12-06 |
Family
ID=14342848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10301684A Pending JPS60246674A (ja) | 1984-05-22 | 1984-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0434914A2 (en) * | 1989-12-28 | 1991-07-03 | Mitsubishi Denki Kabushiki Kaisha | High voltage semiconductor device having a sense electrode and a method of manufacturing the same |
| US5258641A (en) * | 1989-12-28 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
-
1984
- 1984-05-22 JP JP10301684A patent/JPS60246674A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0434914A2 (en) * | 1989-12-28 | 1991-07-03 | Mitsubishi Denki Kabushiki Kaisha | High voltage semiconductor device having a sense electrode and a method of manufacturing the same |
| US5200638A (en) * | 1989-12-28 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
| US5258641A (en) * | 1989-12-28 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
| US5279977A (en) * | 1989-12-28 | 1994-01-18 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device for extracting a signal used to monitor potential of a high voltage island |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| GB2137811A (en) | High power mosfet with direct connection from connection pads to underlying silicon | |
| JPH03270273A (ja) | 半導体装置およびその製造方法 | |
| US4881106A (en) | DV/DT of power MOSFETS | |
| US4990978A (en) | Semiconductor device | |
| JPH0595118A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS60246674A (ja) | 半導体装置 | |
| JPH05121738A (ja) | Ｍｉｓｆｅｔを有する半導体装置 | |
| KR940008730B1 (ko) | 반도체장치 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| JPH03129764A (ja) | 半導体装置 | |
| KR20030073260A (ko) | 고전압 섬 영역 내에 바이폴라 트랜지스터가 내장된고전압 집적 회로 | |
| JP3234677B2 (ja) | ラテラル型フォトトライアック | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPH01290265A (ja) | Ｍｏｓ型半導体装置 | |
| JPS61129867A (ja) | 半導体装置 | |
| JP2023548547A (ja) | センサ配置を有する半導体デバイスのための保護構造 | |
| JPS6355976A (ja) | 電界効果半導体装置 | |
| JPH07240518A (ja) | 縦型ｍｏｓ半導体装置及びその製造方法 | |
| JPH045862A (ja) | 半導体入出力保護回路 | |
| JPH07321305A (ja) | 半導体装置 | |
| JPS59127865A (ja) | 半導体装置 | |
| JPH04174561A (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JPH03236281A (ja) | 電力用半導体装置 | |
| JPH06188416A (ja) | 入力保護回路 |