JPH03236281A - 電力用半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、電力用トランジスタ部とその制御回路部とが
１チップ上に集積された電力用半導体装置に関する。特
に、ドレイン電位を制御回路部に導くための構造に関す
る。

【従来技術】

従来から、ドレインがチップの裏面に形成された縦型の
電力用トランジスタ部と、そのトランジスタ部の過電流
遮断を行うための保護回路部等の制御回路とが１チップ
上に集積された電力用半導体装置が知られている。 電力用トランジスタの電流を検出するためには、ドレイ
ン電位を検出する必要がある。そのドレイン電位の保護
回路部での検出は、チップの裏面に形成されたドレイン
にアルミニウム導線をボンデングして、その導線をチッ
プ表面の保護回路部まで引き込むことによって行われて
いた。

【発明が解決しようとする課題】

ところが、上記構成では、ドレインにアルミニウム導線
をボンディングするためのパッドを形成する必要があり
、チップ面積が大きくなるという問題がある。 又、アルミニウム導線をボンディングしたり、チップ裏
面のドレインからアルミニウム導線をチップ表面まで引
き込むという工程が必要となる。 又、この電力用半導体装置を負荷に対して、高電圧側に
挿入してスイッチ素子として使用する場合には、ドレイ
ンに接続されるアルミニウム導線に、常時、高電圧が印
加されることになり、アルミニウム導線の湿気による耐
蝕性が問題となる。 本発明は上記課題を解決するために成されたものであり
、その目的は、チップ面積を向上させることなく、製造
が容易で、且つ、信頼性の高い電力用半導体装置を提供
することである。

【課題を解決するための手段】

上記課題を解決するための発明の構成は、縦型の電力用
トランジスタ部とその制御回路部とが１チップ上に集積
され、そのチップの周辺部において環状に配設された等
電位環（ＥＱＲ）と、等電位環の内側に配設され、ドレ
インとその眉間のＰＮ接合の上部に絶縁膜を介して配設
されたフィールドプレートとを有する電力用半導体装置
において、 絶縁膜に、フィールドプレートとドレインと反対の導電
型の層との接合部において、その接合部を横切る架橋部
を形成し、絶縁膜上に配設され、等電位環に一端が接合
され、架橋部の上を通って他端が制御回路部に伸びた細
線状の良導体と、良導体とフィールドプレート間に介在
する第２絶縁膜とを設けたことである。

【作用】

等電位環はドレインと同一電位である。その等電位環と
細線状の良導体とが接続され、その良導体は、制御回路
部まで延設されている。この良導体は、絶縁膜と第２絶
縁膜との間に形成されており、フィールドプレートと絶
縁されている。このようにして、ドレイン電位を制御回
路部まで導入している。上記の良導体は、マスクパター
ンを変化させるだけで、従来のゲートを形成する工程と
同工程にて形成される。

【実施例】

以下、本発明を具体的な一実施例に基づいて説明する。 第１図は、チップの部分表面部の水平方向断面図であり
、第２図は、第１図におけるｎ−ｆｆ矢視方向の断面図
でり、第３図は、第１図、第２図における■−■矢視方
向の断面図である。 チップ１は、上面からみて、矩形環状の周辺部Ａと、そ
の内側に形成された制御回路としての保護回路部Ｂと、
さらに内側に形成された電力用トランジスタ部Ｃとに分
けられる。電力用トランジスタ部Ｃは図示してないが、
通常の構成をしており、電力増幅又は大電流のスイッチ
作用を有した縦型のトランジスタで構成されている。又
、保護回路部Ｂの具体的な回路構成は図示されていない
が、電力トランジスタに過電流が流れた時に、電力トラ
ンジスタをオフさせるための保護機能を有した回路であ
る。　チップ１には、ドレイン１０が形成されており、
そのドレイン１０は、裏面に形成されたドレイン電極１
１、基板のＮ層１２、Ｎ−層１３とで構成されている。 Ｎ−層１３には、拡散２層２１が形成されており、その
拡散２層２１は、電力用トランジスタ部Ｃではチャネル
領域となる。 チップ１の上面の矩形環状の周辺部Ａにおいて、最外周
に拡散Ｎ＋層２２が矩形環状に形成されており、その拡
散Ｎ＋層２２は、領域りにおいて、Ｎ−層１３に接合さ
れている。 又、チップ１上には、周辺部Ａの一部と保護回路部Ｂと
電力用トランジスタ部Ｃとにおいて、二酸化シリコンか
ら成る絶縁膜４０が形成されており、その絶縁膜４０は
周辺部Ａの所定位置において、窓４１．４２が開けられ
ている。その窓４１．４２の存在位置は、拡散２層２１
中に形成されその２層２１に対してオーミック接合した
Ｐ＋層２３の形成位置に対応している。窓４１と窓４２
の間には二酸化シリコンが残されており、架橋部４３が
形成されている。 絶縁膜４０上には、架橋部４３を通って、周辺部Ａから
保護回路部Ｂに伸びた細線形状の良導体５０が配設され
ている。この良導体５０は、例えば高濃度に不純物を含
んだ多結晶シリコンで構成されており、−船釣にはクロ
ス抵抗と呼ばれており、電力用トランジスタ部Ｃのゲー
ト形成工程において、そのゲートと同時に形成される。 又、絶縁膜４０上には、保護回路部Ｂにおいて、この良
導体５０と接続される配線層２４が形成されている。こ
の配線層２４も例えば高濃度に不純物を含んだ多結晶シ
リコンで形成されており、ゲート製造工程において、ゲ
ートと同時に形成される。 又、良導体５０を上から覆い、良導体５０の形成されて
いない所で、絶縁膜４０と接合するＢＰＳＧから成る第
２絶縁膜６０が形成されている。その第２絶縁膜６０に
は、良導体５０の端部５１．５２及び配線層２４の端部
２５の位置で、窓６１．６２．６３が開けられている。 又、図示されていないが、第２絶縁膜６０には、絶縁膜
４０に形成された窓４１．４２の位置に同様に窓が形成
されている。 この第２絶縁膜６０の上から、所定のパターンにてアル
ミニウムが蒸着されている。そのアルミニウムの蒸着に
より、等電位環（ｅｑｕｉ　ｐｏｔｅｎｔｉａｌｒｉｎ
ｇ　　ＥＱＲ）３０と、フィールドプレート７０と、中
継電極２６が形成される。 この等電位環３０は、周辺部へに沿って、矩形環状に形
成されており、８４層２２と接合され、窓６１を介して
良導体５０と接続されている。この等電位環３０は、チ
ップ１上の電荷密度を均一にするためのものである。 又、フィールドプレート７０は、等電位環３０の内側を
周辺部Ａに沿って、矩形環状に形成されており、窓４１
．４２を介して、Ｐ＋層２３と接続されている。又、フ
ィールドプレート７０は、拡散２層２１とＮ−層１３と
のＰＮ接合部Ｅに接近して、Ｎ−層１３の上部に張出し
ている。このフィールドプレート７０の電位は拡散２層
２１の電位に等しく、ＰＮ接合部Ｅの空乏層を拡大して
、ＰＮ接合部Ｅにおける絶縁破壊耐圧を向上させる機能
を有している。 中継電極２６は良導体５０と配線層２４とを接続するた
めの電極である。 又、等電位ｆｆ１３０、フィールドプレート７０、中継
電極２６を覆うように、窒化シリコンから成る保護膜２
７が形成されている。 上記のチップ構成において、等電位！３０は、８４層２
２を介してドレイン１００Ｎ−層１３と接続されている
ので、ドレイン電位に等しい。従って、良導体５０もド
レイン電位に等しく、保護回路部Ｂの配線層２４もドレ
イン電位に等しくなる。このようにして、保護回路部Ｂ
にドレイン電位を導入することができる。 良導体５０は、第２絶縁膜６０を介在させてフィールド
プレート７０の下で、フィールドプレート７０を横切る
ように形成されている。電力用トランジスタ部Ｃに電圧
が印加されているがゲートオフ状態において、Ｎ−層１
３と拡散２層２１とによるＰＮ接合は、逆バイアスされ
る。そして、フィールドプレート７０は拡散２層２１と
同電位であり、接合部Ｅに接近したＮ−層１３の表面に
空乏層を形成して、接合部Ｅ付近の空乏層を拡大してい
る。しかし、良導体５０はドレイン電位と等しいので、
良導体５０はフィールドプレート７０とＮ−層１３との
間の電位差を減少させるように作用する。即ち、Ｎ−層
１３の表面の空乏層を減少させ、接合部Ｅ付近の空乏層
を縮小させるように作用する。 しかしながら、良導体５０の線幅Ｗが狭く構成されてい
るので、第４図に示すように、良導体５０の下のＮ−層
１３では、両側Ｓ１、Ｓ２から、フィールドプレート７
０によって生じた空乏層Ｚが広がっているので、第５図
に示すように、接合部Ｅの周囲で空乏層Ｚは連続するこ
とになる。従って、Ｇ点における電界集中が防止される
。 尚、良導体５０の線幅Ｗを大きくとると、第６図、第７
図に示したように、フィールドプレート７０による効果
が消去されて、良導体５０直下のＮ−層１３の表面にお
いて、空乏層が形成されない。この結果、接合点Ｇにお
いて、電界集中が発生して、耐圧が低下する。 良導体５０の線幅Ｗを、接合点Ｇにおける空乏層の幅Ｘ
１が拡散２層２１とＮＮ１２との間に形成される空乏層
の幅ｘ２よりも大きくなるように設計すれば、接合点Ｇ
で絶縁破壊を起こすことがなく、良導体５０によって耐
圧が低下するということがない。 次に、上記の空乏層を平面的に解析する。 第８図、第９図は、Ｎ−層１３に形成される空乏層の広
がりを平面的に示した図である。 良導体５０がフィールドプレート７０と交差する位置で
は、Ｎ−層１３と絶縁膜４０の界面準位が上昇するた於
、ＰＮ接合による空乏層Ｚ１とフィールドプレートによ
る空乏層Ｚ、は、共に、円筒状に縮小される。良導体５
００線幅Ｗが狭い場合には、空乏層２．　２２は縮小さ
れるが、空乏層が途切れることがない。たとえば、ＰＮ
接合による空乏層ＺＩは、幅Ｙ０から良導体５０の中心
部で幅Ｙ１に減少する。それに対して、良導体５０の線
幅Ｗが広い場合には、良導体５０の中心部で、空乏層Ｚ
１、Ｚ、が途切れ、接合点Ｇにおいて電界が集中する。 空乏層ＺＩが、良導体５０の下で、円筒状に縮小すると
すれば、良導体５０の線幅ＷがＰＮ接合による空乏層Ｚ
、の良導体５０が存在しない時の輻Ｙ０よりも狭ければ
、良導体５０の中央部直下での空乏層Ｚｌの幅Ｙ１は零
以上となり、良導体５０の下でも、空乏層が途切れるこ
とがない。 ところで、ＰＮ接合による空乏層Ｚ１の幅Ｙ。 は、階段接合の空乏層の延びと考えると、で与えられる
。 但し、ε、は、静電界時の誘電率、ｑは電子電荷、ＮＡ
はアクセプタ濃度、Ｎ、はドナー濃度、φは拡散電位、
■は外部印加電圧である。 耐圧を１００ボルトとすると、逆バイアス１００ボルト
を印加した時の空乏層の幅Ｙ。は５虜となる。 このことから、良導体５０の線幅Ｗは、５ＪＪｍ以下に
すれば良い。 上記実施例では、良導体５０の本数は１本だけ表示され
ているが、複数本で構成しても良い。複数本で構成した
場合には、電圧降下が防止される。 又、第１０図に示すように、良導体５０によるフィール
ドプレート７０による空乏層の縮減を防止するために、
Ｎ−層１３に浮いたＰＮ２８を形成しても良い。 本実施例では、過電流保護回路を例にして説明した。そ
の他、裏面電位を検出して使用する回路であれば保護回
路に限らず、同様に適用することができる。

【発明の効果】

本発明の電力用半導体装置は、絶縁膜上に配設され、等
電位環に一端が接合され、絶縁膜上の架橋部の上を通っ
て他端が制御回路部に伸びた細線状の良導体を有してい
るので、ドレイン電位の制御回路部への導入が容易とな
る。又、その良導体は、ゲート製造工程と同工程で形成
されるため、従来のように裏面から表面へのワイヤボン
ディングが不要となり製造が容易となる。又、良導体が
チップ表面に絶縁膜と第２絶縁膜に挟まれて配設されて
いるので、従来のアルミニウム配線の腐食からくる装置
の信頼性の低下を改善することができる。

【図面の簡単な説明】

第１図は、本発明の具体的な一実施例に係る電力用半導
体装置の構成を示した水平方向の断面図、第２図は、第
１図における■−■矢視方向の断面図、第３図は、第１
図におけるＩ［Ｉ−Ｉ［［矢視方向の断面図、第４図、
第５図、第６図、第７図は、良導体による影響される空
乏層をチップ平面に垂直な面で図示した模式図、第８図
、第９図は、良導体による影響される空乏層をチップ平
面に平行な面で図示した模式図、第１０図は、他の実施
例に係る電力用半導体装置の構成を示した断面図である
。 １　゛チップ　１０゛　ドレイン　１２　゛ＮＮ１３３
−Ｎ−層　２１−拡散Ｐ層 ３０　等電位ｆｆｌ　（ＥＱＲ）　　４０５〇　−良導
体　６０“第２絶縁膜 ７０　フィールドプレート Ｚ〜空乏層　Ｅ−接合部 絶縁膜

Claims (1)

1. 【特許請求の範囲】 ドレインがソースに対して反対側の端面に形成された縦
   型の電力用トランジスタ部とその制御回路部とが１チッ
   プ上に集積され、前記ドレインと等電位に接続されその
   チップの周辺部において環状に配設された等電位環（Ｅ
   ＱＲ）と、前記等電位環の内側に配設され、前記ドレイ
   ンと反対の導電型の層に接続され、前記ドレインとその
   層間のＰＮ接合の上部に絶縁膜を介して配設されたフィ
   ールドプレートとを有する電力用半導体装置において、 前記絶縁膜は、前記フィールドプレートと前記ドレイン
   と反対の導電型の層との接合部において、その接合部を
   横切る架橋部を有し、 前記絶縁膜上に配設され、前記等電位環に一端が接合さ
   れ、前記架橋部の上を通って他端が前記制御回路部に伸
   びた細線状の良導体と、 前記良導体と前記フィールドプレート間に介在する第２
   絶縁膜と、 を有する電力用半導体装置。