JPS6022440B2 - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPS6022440B2 JPS6022440B2 JP52122654A JP12265477A JPS6022440B2 JP S6022440 B2 JPS6022440 B2 JP S6022440B2 JP 52122654 A JP52122654 A JP 52122654A JP 12265477 A JP12265477 A JP 12265477A JP S6022440 B2 JPS6022440 B2 JP S6022440B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- sample
- level
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、サンプルホールド回路に関するもので、その
応答性を良くするとともに、温度変化に対する安定度を
増さんとするものである。
応答性を良くするとともに、温度変化に対する安定度を
増さんとするものである。
第１図に従来のサンプルホールド回路の１例を示す。
第１図において、サンプルパルス４は抵抗５を介してト
ランジスタ６のベースに印加され、被サンプル電圧源１
はトランジスタ２よりなるェミッタホロワ段を介して前
記トランジスタ６のコレクタに印加され、サンプルパル
ス期間前記トランジスタ６は導通し、保持用コンデンサ
７に充電ないしは放電される。コンデンサ７の電圧はサ
ンプルパルスがない期間保持され、トランジスタ８、ト
ランジスタ９をへて、サンプルホールド出力はとり出さ
れる。第２図の第１図の等価回路を示す。第２図で被サ
ンプル信号源１１は信号源抵抗ｒｉ１２を通して導通抵
抗ｒｏＮ１３とスイッチ１４で示されるスイッチトラン
ジスタ６に印力０される。このトランジスタ６のベース
にサンプルパルスがきた期間のみトランジスタ６は導通
し、従ってスイッチ１４は閉じられ、トランジスタ６の
導通抵抗ｒ。Ｎを通して保持用コンデンサＣＩ５に充電
される。抵抗Ｒ１６は負荷抵抗で、一般にＲ》ｒ，十ｒ
。Ｎの関係が成立する。サンプルパルスがトランジスタ
のベースに印加されてスイッチ１４が閉じられたとき、
コンデンサＣ１５に充電されている電圧が被サンプル電
圧より低い場合には被サンプル電圧側より抵抗ｒ，１２
，ｒｏＮ１３を通して電荷がコンデンサＣＩ５が充電さ
れ、その逆の場合にはコンデンサＣＩ５の電荷が抵抗ｒ
。Ｎ１３，ｒ，１２を通して放電される。この場合、サ
ンプルパルス幅は限定されているので、コンデンサＣ１
５の充放電を速くするためにはサンプルパルス期間に対
して↑＝Ｃ（ｒｉ＋ｒｏＮ）が無視できるほど小さいこ
とが望ましい。しかし、保持用コンデンサＣＩ５を小さ
くするとサンプルパルスのない期間の負荷抵抗がＲ１６
による放電のため保持電圧が低下するいわゆる保持誤差
が大きくなるため望ましくないのでｎ十ｒｏＮを小さく
する必要がある。第１図ではコンデンサＣ７に充電する
場合は容易に充電されるが、放電する場合には電荷は抵
抗３を通って放電されるので応答が悪くなる欠点がある
。また被サンプル電圧はトランジスタ２，トランジスタ
８，トランジスタ９を通ってサンプルホールド出力とな
るため、各トランジスタのベース・ェミッタ間電圧（以
下ＶＢＥと略す）のため約３ＶＢＥだけＤＣ電圧がレベ
ルシフトされる。すなわち、３ＶＢ８の温度依存性をも
っている。一般にＶＢＥは約一２ｈｖ／℃の温度依存性
があるので温度が５ぴ０変化すれば３０仇ｈｖ変化する
のでＰＬＬ回路に用いた場合には位相ずれが生じる。特
に半導体集積回路でサンプルホールド回路を構成する場
合には、電源投入時のチップの温度上昇により外気との
差が生じサンプルホールド出力が変動し好ましくない。
本発明はサンプルホールド回路の応答を良くし、かつ温
度に対する安定度の良いサンプルホールド回路を提供す
るものであり、その一実施例を第３図に示す。
ランジスタ６のベースに印加され、被サンプル電圧源１
はトランジスタ２よりなるェミッタホロワ段を介して前
記トランジスタ６のコレクタに印加され、サンプルパル
ス期間前記トランジスタ６は導通し、保持用コンデンサ
７に充電ないしは放電される。コンデンサ７の電圧はサ
ンプルパルスがない期間保持され、トランジスタ８、ト
ランジスタ９をへて、サンプルホールド出力はとり出さ
れる。第２図の第１図の等価回路を示す。第２図で被サ
ンプル信号源１１は信号源抵抗ｒｉ１２を通して導通抵
抗ｒｏＮ１３とスイッチ１４で示されるスイッチトラン
ジスタ６に印力０される。このトランジスタ６のベース
にサンプルパルスがきた期間のみトランジスタ６は導通
し、従ってスイッチ１４は閉じられ、トランジスタ６の
導通抵抗ｒ。Ｎを通して保持用コンデンサＣＩ５に充電
される。抵抗Ｒ１６は負荷抵抗で、一般にＲ》ｒ，十ｒ
。Ｎの関係が成立する。サンプルパルスがトランジスタ
のベースに印加されてスイッチ１４が閉じられたとき、
コンデンサＣ１５に充電されている電圧が被サンプル電
圧より低い場合には被サンプル電圧側より抵抗ｒ，１２
，ｒｏＮ１３を通して電荷がコンデンサＣＩ５が充電さ
れ、その逆の場合にはコンデンサＣＩ５の電荷が抵抗ｒ
。Ｎ１３，ｒ，１２を通して放電される。この場合、サ
ンプルパルス幅は限定されているので、コンデンサＣ１
５の充放電を速くするためにはサンプルパルス期間に対
して↑＝Ｃ（ｒｉ＋ｒｏＮ）が無視できるほど小さいこ
とが望ましい。しかし、保持用コンデンサＣＩ５を小さ
くするとサンプルパルスのない期間の負荷抵抗がＲ１６
による放電のため保持電圧が低下するいわゆる保持誤差
が大きくなるため望ましくないのでｎ十ｒｏＮを小さく
する必要がある。第１図ではコンデンサＣ７に充電する
場合は容易に充電されるが、放電する場合には電荷は抵
抗３を通って放電されるので応答が悪くなる欠点がある
。また被サンプル電圧はトランジスタ２，トランジスタ
８，トランジスタ９を通ってサンプルホールド出力とな
るため、各トランジスタのベース・ェミッタ間電圧（以
下ＶＢＥと略す）のため約３ＶＢＥだけＤＣ電圧がレベ
ルシフトされる。すなわち、３ＶＢ８の温度依存性をも
っている。一般にＶＢＥは約一２ｈｖ／℃の温度依存性
があるので温度が５ぴ０変化すれば３０仇ｈｖ変化する
のでＰＬＬ回路に用いた場合には位相ずれが生じる。特
に半導体集積回路でサンプルホールド回路を構成する場
合には、電源投入時のチップの温度上昇により外気との
差が生じサンプルホールド出力が変動し好ましくない。
本発明はサンプルホールド回路の応答を良くし、かつ温
度に対する安定度の良いサンプルホールド回路を提供す
るものであり、その一実施例を第３図に示す。
第３図において被サンプル電圧源１７はｐｎｐトランジ
スタ１８，ｎｐｎトランジスタ１９とのコンブリメンタ
リ接続した複合トランジスタでうけ、トランジスタ２０
でＶＢＢだけ高いレベルにレベルシフトして、さらにト
ランジスタ２３よりなるエミッタホロワ段で受けて低出
力インピーダンス信号とするとともにＶＢＥだけ低いレ
ベルにレベルシフトする。
スタ１８，ｎｐｎトランジスタ１９とのコンブリメンタ
リ接続した複合トランジスタでうけ、トランジスタ２０
でＶＢＢだけ高いレベルにレベルシフトして、さらにト
ランジスタ２３よりなるエミッタホロワ段で受けて低出
力インピーダンス信号とするとともにＶＢＥだけ低いレ
ベルにレベルシフトする。
なお、抵抗２１は抵抗２２に比較した極めて４・さし、
。一方、被サンプル電圧源１７の一部をｐｎｐトランジ
スタ２５，ｎｐｎトランジスタ２６とのコンブリメンタ
リ接続した複合トランジスタでうけ抵抗２４を介して前
記トランジスタ２３のェミッタに接続する。
。一方、被サンプル電圧源１７の一部をｐｎｐトランジ
スタ２５，ｎｐｎトランジスタ２６とのコンブリメンタ
リ接続した複合トランジスタでうけ抵抗２４を介して前
記トランジスタ２３のェミッタに接続する。
前記トランジスタ２３のェミツ夕はスイッチトランジス
タ２８のコレクタに接統され、トランジスタ２８のベー
スにサンプルパルスが印加されるとトランジスタ２８は
導通し、電荷は保持用コンデンサ３１に充電されるかま
たは保持用コンデンサ３１から放電される。サンプルパ
ルス３０がなくなった場合には保持用コンデンサ３１に
充電されている電圧はｎｐｎトランジスタ３２とｐｎｐ
トランジスタ３３とのコンブリメンタリ接続した複合ト
ランジスタでうけサンプルホールド出力はトランジスタ
３２のェミッタから取り出される。被サンプル電圧源１
７はそれぞれの複合トランジスタの高入力インピーダン
ス回路で受けられるので、サンプルスイッチ回路の影響
はうけない。またトランジスタ２８がサンプルパルス３
０が抵抗２９を介してベースに印加されて導通した場合
、トランジスタ２３のェミッタの被サンプル鰭圧が保持
用コンデンサ３１の電圧より高い場合には電荷はトラン
ジスタ２３のェミッタからトランジスタ２８を通して保
持用コンデンサ３１に充電される。逆に保持用コンデン
サ３１の電圧がトランジスタ２３のェミッタの電圧より
高い場合には、保持用コンデンサ３１の電荷はトランジ
スタ２８，抵抗２４，トランジスタ２６を通って放電さ
れる。なお、抵抗２４は極めて小さい。いずれの場合に
もトランジスタ２３のェミツタにおける被サンプル信号
の信号源インピーダンスは極めて小さいので、保持用コ
ンデンサ３１の電荷の充放鰭は極めて早い。従って標本
誤差は極めて４・さし、。また、トランジスタ２８が非
導通になったとき保持用コンデンサ３１の電荷は負荷抵
抗によって放電されるが負荷抵抗はトランジスタ３２，
トランジスタ３３のそれぞれの電流増幅率ｈＦ職，ｈＦ
職と抵抗３４の抵抗値を秦算したものとほぼ等しいので
極めて大きな値となり保持誤差は極めて小さくなる。ま
た被サンプル電圧源１７のＤＣレベルはトランジスタ１
８とトランジスター９の複合トランジスタによりトラン
ジスタ１８のェミッタではＶＢＥだけ高いレベルにレベ
ルシフトされ、トランジスタ２０でさらにＶＢＥだけ高
いレベルにレベルシフトされ、トランジスタ２３で低い
レベルにＶＢＥだけレベルシフトされ、トランジスタ３
２とトランジスタ３３の複合トランジスタで低いレベル
にＶＢＥだけレベルシフトされサンプルホールド出力と
なってトランジスタ３２のェミツタから取り出される。
また被サンプル電圧源１７の一部はトランジスタ２５と
トランジスタ２６の複合トランジスタによりＤＣ電圧レ
ベルはトランジスタ２５のェミツタではＶＢ８だけ高い
レベルにレベルシフトされるのでトランジスタ１８，ト
ランジスタ１９，トランジスタ２０，トランジスタ２３
の径路と同じく被サンプル電圧源１７よりＶＢ耳だけ高
いレベルにレベルシフトされるのでトランジスタ２３の
エミツタとトランジスタ２５のヱミツタとの電圧はほぼ
等しくなる。ゆえにトランジスター８とトランジスタ１
９の複合トラソジス夕と、トランジスタ２５とトランジ
スタ２６の複合トランジスタと、トランジスタ３２とト
ランジスタ３３の複合トランジスタの各ＶＢＥが等しく
、トランジスタ２０とトランジスタ２３とのＶＢＥが等
しくなれば、被サンプル電圧源１７とサンプルホールド
出力は等しくなり、かつ温度依存性が極めてよくなる。
一般に半導体集積回路では各複合トランジスタ等を極め
て接近させて作れるので、温度がほぼ均一となり温度依
存性が軽減できる。以上述べたように本発明によるサン
プルホールド回路は応答特性が極めてすぐれており、従
って標本誤差が極めて小さい。また負荷抵抗が大きいた
めサンプルスイッチ用トランジスタが非導適時に保持用
コンデンサの電荷の放電は極めて小さいのでいわゆる保
持誤差も極めて小さくなる。そして被サンプル電圧のレ
ベルシフトをトランジスタのＶＢＥを利用しているので
サンプルホールド出力は温度依存性が極めて少ないもの
である。
タ２８のコレクタに接統され、トランジスタ２８のベー
スにサンプルパルスが印加されるとトランジスタ２８は
導通し、電荷は保持用コンデンサ３１に充電されるかま
たは保持用コンデンサ３１から放電される。サンプルパ
ルス３０がなくなった場合には保持用コンデンサ３１に
充電されている電圧はｎｐｎトランジスタ３２とｐｎｐ
トランジスタ３３とのコンブリメンタリ接続した複合ト
ランジスタでうけサンプルホールド出力はトランジスタ
３２のェミッタから取り出される。被サンプル電圧源１
７はそれぞれの複合トランジスタの高入力インピーダン
ス回路で受けられるので、サンプルスイッチ回路の影響
はうけない。またトランジスタ２８がサンプルパルス３
０が抵抗２９を介してベースに印加されて導通した場合
、トランジスタ２３のェミッタの被サンプル鰭圧が保持
用コンデンサ３１の電圧より高い場合には電荷はトラン
ジスタ２３のェミッタからトランジスタ２８を通して保
持用コンデンサ３１に充電される。逆に保持用コンデン
サ３１の電圧がトランジスタ２３のェミッタの電圧より
高い場合には、保持用コンデンサ３１の電荷はトランジ
スタ２８，抵抗２４，トランジスタ２６を通って放電さ
れる。なお、抵抗２４は極めて小さい。いずれの場合に
もトランジスタ２３のェミツタにおける被サンプル信号
の信号源インピーダンスは極めて小さいので、保持用コ
ンデンサ３１の電荷の充放鰭は極めて早い。従って標本
誤差は極めて４・さし、。また、トランジスタ２８が非
導通になったとき保持用コンデンサ３１の電荷は負荷抵
抗によって放電されるが負荷抵抗はトランジスタ３２，
トランジスタ３３のそれぞれの電流増幅率ｈＦ職，ｈＦ
職と抵抗３４の抵抗値を秦算したものとほぼ等しいので
極めて大きな値となり保持誤差は極めて小さくなる。ま
た被サンプル電圧源１７のＤＣレベルはトランジスタ１
８とトランジスター９の複合トランジスタによりトラン
ジスタ１８のェミッタではＶＢＥだけ高いレベルにレベ
ルシフトされ、トランジスタ２０でさらにＶＢＥだけ高
いレベルにレベルシフトされ、トランジスタ２３で低い
レベルにＶＢＥだけレベルシフトされ、トランジスタ３
２とトランジスタ３３の複合トランジスタで低いレベル
にＶＢＥだけレベルシフトされサンプルホールド出力と
なってトランジスタ３２のェミツタから取り出される。
また被サンプル電圧源１７の一部はトランジスタ２５と
トランジスタ２６の複合トランジスタによりＤＣ電圧レ
ベルはトランジスタ２５のェミツタではＶＢ８だけ高い
レベルにレベルシフトされるのでトランジスタ１８，ト
ランジスタ１９，トランジスタ２０，トランジスタ２３
の径路と同じく被サンプル電圧源１７よりＶＢ耳だけ高
いレベルにレベルシフトされるのでトランジスタ２３の
エミツタとトランジスタ２５のヱミツタとの電圧はほぼ
等しくなる。ゆえにトランジスター８とトランジスタ１
９の複合トラソジス夕と、トランジスタ２５とトランジ
スタ２６の複合トランジスタと、トランジスタ３２とト
ランジスタ３３の複合トランジスタの各ＶＢＥが等しく
、トランジスタ２０とトランジスタ２３とのＶＢＥが等
しくなれば、被サンプル電圧源１７とサンプルホールド
出力は等しくなり、かつ温度依存性が極めてよくなる。
一般に半導体集積回路では各複合トランジスタ等を極め
て接近させて作れるので、温度がほぼ均一となり温度依
存性が軽減できる。以上述べたように本発明によるサン
プルホールド回路は応答特性が極めてすぐれており、従
って標本誤差が極めて小さい。また負荷抵抗が大きいた
めサンプルスイッチ用トランジスタが非導適時に保持用
コンデンサの電荷の放電は極めて小さいのでいわゆる保
持誤差も極めて小さくなる。そして被サンプル電圧のレ
ベルシフトをトランジスタのＶＢＥを利用しているので
サンプルホールド出力は温度依存性が極めて少ないもの
である。
第１図は従来のサンプルホールド回路の１例を示す電気
的結線図、第２図は同等価回路図、第３図は本発明の１
実施例を示す電気的結線図である。 １７・・・・・・被サンプル信号、２８・・・・・・サ
ンプルスイッチ回路、３０……サンプルパルス。 第１図 第２図 第３図
的結線図、第２図は同等価回路図、第３図は本発明の１
実施例を示す電気的結線図である。 １７・・・・・・被サンプル信号、２８・・・・・・サ
ンプルスイッチ回路、３０……サンプルパルス。 第１図 第２図 第３図
Claims (1)
- １ 被サンプル信号を第１のコンプリメンタリ接続段と
、ベースとコレクタが接続されたトランジスタおよびエ
ミツタホロワ段を直列に介してサンプルスイツチ回路の
入力端子に印加するとともに、前記被サンプル信号の一
部を第２のコンプリメンタリ接続段を介して前記サンプ
ルスイツチ回路の入力端子に印加し、前記サンプルスイ
ツチ回路の出力端子とアース間にコンデンサを挿入し、
前記出力端子の出力を第３のコンプリメンタリ接続段を
介して得ることを特徴とするサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52122654A JPS6022440B2 (ja) | 1977-10-12 | 1977-10-12 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52122654A JPS6022440B2 (ja) | 1977-10-12 | 1977-10-12 | サンプルホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5455356A JPS5455356A (en) | 1979-05-02 |
| JPS6022440B2 true JPS6022440B2 (ja) | 1985-06-01 |
Family
ID=14841316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52122654A Expired JPS6022440B2 (ja) | 1977-10-12 | 1977-10-12 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022440B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6069452B1 (ja) | 2015-09-30 | 2017-02-01 | 大王製紙株式会社 | トイレットペーパー |
-
1977
- 1977-10-12 JP JP52122654A patent/JPS6022440B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5455356A (en) | 1979-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059820A (en) | Switched capacitor bandgap reference circuit having a time multiplexed bipolar transistor | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| JPH05175737A (ja) | サンプルホールド型位相比較回路 | |
| JP2758594B2 (ja) | チャージポンプ回路 | |
| KR960016010B1 (ko) | 지연-펄스 발생기 | |
| US4211964A (en) | Speed control circuit | |
| JPS6327460Y2 (ja) | ||
| JPS6022440B2 (ja) | サンプルホ−ルド回路 | |
| JPH09294025A (ja) | 容量結合回路 | |
| EP0097902B1 (en) | Sampling circuit | |
| JPS58213521A (ja) | コンパレ−タ回路 | |
| JPH0590934A (ja) | スイツチ手段 | |
| JP3775093B2 (ja) | サンプル・ホールド回路 | |
| JP3100804B2 (ja) | アナログスイッチ | |
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0346916B2 (ja) | ||
| JP3743125B2 (ja) | クランプ回路 | |
| JPH0445199Y2 (ja) | ||
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JP2982192B2 (ja) | クランプ回路 | |
| JPS6311768Y2 (ja) | ||
| JPH03255372A (ja) | 積分回路 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JPH0588566B2 (ja) | ||
| JP2723703B2 (ja) | 演算回路 |