JPS60222936A - チエツク回路診断方式 - Google Patents
チエツク回路診断方式Info
- Publication number
- JPS60222936A JPS60222936A JP59079403A JP7940384A JPS60222936A JP S60222936 A JPS60222936 A JP S60222936A JP 59079403 A JP59079403 A JP 59079403A JP 7940384 A JP7940384 A JP 7940384A JP S60222936 A JPS60222936 A JP S60222936A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- check circuit
- host processor
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は装置内に該装置の各部動作上で障害発生時にそ
の障害状況をチェックして報告するチェック回路を有す
る情報処理装置に係り、特に前記チェック回路に情報処
理装置が動作中にエラー検出動作を行わせて正常にチェ
ック機能を果たすか否かを調査すると共に８、ホストプ
ロセッサのエラー処理動作も診断することを可能とする
チェック回路診断方式に関する。
の障害状況をチェックして報告するチェック回路を有す
る情報処理装置に係り、特に前記チェック回路に情報処
理装置が動作中にエラー検出動作を行わせて正常にチェ
ック機能を果たすか否かを調査すると共に８、ホストプ
ロセッサのエラー処理動作も診断することを可能とする
チェック回路診断方式に関する。
（ｂ）従来技術と問題点
情報処理装置には例えばパリティエラーやメモリエラー
等を検出する各種チェック回路が設けられており、各部
の動作状況を監視して、エラーを検出すると報告するよ
うになっている。従来、このチェック回路及びそのエラ
ー報告処理の確認方法としては装置自身の診断プログラ
ムによって各チェック回路を診断する方法と、装置が動
作中に装置内のある部分、例えばＩＣピンやユニット端
子等の信号レベルを強制的に変化させることでエラーを
発生させる方法等がある。前者の場合通常の動作中に診
断プログラムを実行することが出来ない為、装置内のチ
ェック回路そのものは診断出来るが、チェック回路が検
出したエラーに基づき上位装置にエラーを報告する制御
プログラムの動作及びその報告内容は通常動作中に実行
されるものである為、確認することが出来ない。後者の
場合意図したエラーの発生はタイミング上の問題から困
難な場合があり且つ回路素子を破壊する危険を伴うこと
があるという欠点がある。
等を検出する各種チェック回路が設けられており、各部
の動作状況を監視して、エラーを検出すると報告するよ
うになっている。従来、このチェック回路及びそのエラ
ー報告処理の確認方法としては装置自身の診断プログラ
ムによって各チェック回路を診断する方法と、装置が動
作中に装置内のある部分、例えばＩＣピンやユニット端
子等の信号レベルを強制的に変化させることでエラーを
発生させる方法等がある。前者の場合通常の動作中に診
断プログラムを実行することが出来ない為、装置内のチ
ェック回路そのものは診断出来るが、チェック回路が検
出したエラーに基づき上位装置にエラーを報告する制御
プログラムの動作及びその報告内容は通常動作中に実行
されるものである為、確認することが出来ない。後者の
場合意図したエラーの発生はタイミング上の問題から困
難な場合があり且つ回路素子を破壊する危険を伴うこと
があるという欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点に鑑み、診断プログラムにより
動作させるチェック回路診断用回路に簡単な回路を付加
し、該付加回路をマイクロプロセッサにより制御するこ
とで、効果的なチェック回路とホストプロセッサのエラ
ー処理動作の診断を可能とするチェック回路診断方式を
提供することにある。
動作させるチェック回路診断用回路に簡単な回路を付加
し、該付加回路をマイクロプロセッサにより制御するこ
とで、効果的なチェック回路とホストプロセッサのエラ
ー処理動作の診断を可能とするチェック回路診断方式を
提供することにある。
（ｄ）発明の構成
本発明の構成は装置内に該装置の各部動作上で障害発生
時にその障害状況をチェックして律告するチェック回路
を有する情報処理装置において、診断プログラムにより
動作するチェック回路診断用回路に該診断用回路を起動
する起動手段を設け、ホストプロセッサが動作中に該起
動手段により前記診断用回路を起動させるものである。
時にその障害状況をチェックして律告するチェック回路
を有する情報処理装置において、診断プログラムにより
動作するチェック回路診断用回路に該診断用回路を起動
する起動手段を設け、ホストプロセッサが動作中に該起
動手段により前記診断用回路を起動させるものである。
（ｅ）発明の実施例
本発明はホストプロセッサが起動させるチェック回路の
診断回路をサブプロセッサからも起動させることを可能
とし、ホストプロセッサが通常の動作中にサブプロセッ
サからの制御により任意にエラーを発生させ、チェ７り
回路の動作は勿論制御プログラムの動作及び報告内容も
同時に診断することを可能とするものである。
診断回路をサブプロセッサからも起動させることを可能
とし、ホストプロセッサが通常の動作中にサブプロセッ
サからの制御により任意にエラーを発生させ、チェ７り
回路の動作は勿論制御プログラムの動作及び報告内容も
同時に診断することを可能とするものである。
図は本発明の一実施例を示す回路のブロック図である。
ホストプロセッサ１は通常のジョブ遂行中を除き診断プ
ログラムによりチェック回路を診断する場合にマルチプ
レクサ２を経てデコーダ３にデータを送出する。デコー
ダ３は該データをデコードしてチェック回路４．５及び
６の内の一つ、例えばチェック回路４が指定されている
場合、チェック回路４にエラーを検出させる。チェック
回路４がエラーを検出するとＯＲ回路７を経て端子Ａよ
りエラー検出信号を送出する。以上の動作は従来と同様
である。
ログラムによりチェック回路を診断する場合にマルチプ
レクサ２を経てデコーダ３にデータを送出する。デコー
ダ３は該データをデコードしてチェック回路４．５及び
６の内の一つ、例えばチェック回路４が指定されている
場合、チェック回路４にエラーを検出させる。チェック
回路４がエラーを検出するとＯＲ回路７を経て端子Ａよ
りエラー検出信号を送出する。以上の動作は従来と同様
である。
ここでホストプロセッサ１が通常のジョブを遂行中、外
部よりサブプロセッサ９に指示してレジスタ８に予め定
めたチェック回路起動の為のデータを格納させ、マルチ
プレクサ２を切替させてデコーダ３にレジスタ８のデー
タを送出させる。デコーダ３でデコードされたデータは
例えばチェック回路５を起動し、エラーを検出させる。
部よりサブプロセッサ９に指示してレジスタ８に予め定
めたチェック回路起動の為のデータを格納させ、マルチ
プレクサ２を切替させてデコーダ３にレジスタ８のデー
タを送出させる。デコーダ３でデコードされたデータは
例えばチェック回路５を起動し、エラーを検出させる。
チェック回路５のエラー検出信号はＯＲ回路７を経て端
子Ａから送出されると共に、レジスタ８をクリアする。
子Ａから送出されると共に、レジスタ８をクリアする。
従ってエラー発生原因は消滅する。端子Ａから送出され
たエラー検出信号はホストプロセッサ１に報告され、ホ
ストプロセッサ１は通常のジョブを遂行中である為制御
プログラムの制御によりエラー解析及び報告等の一連の
処理を行う。従って従来診断出来なかったエラー発生に
伴う制御プログラムの動作及び報告内容を含めてチェッ
ク回路の診断が出来る。
たエラー検出信号はホストプロセッサ１に報告され、ホ
ストプロセッサ１は通常のジョブを遂行中である為制御
プログラムの制御によりエラー解析及び報告等の一連の
処理を行う。従って従来診断出来なかったエラー発生に
伴う制御プログラムの動作及び報告内容を含めてチェッ
ク回路の診断が出来る。
尚ＯＲ回路７の出力でレジスタ８をクリアしたが、サブ
プロセッサ９が自身でクリアしても良いし、クリアしな
いで連続的にエラーを発生させることも可能である。
プロセッサ９が自身でクリアしても良いし、クリアしな
いで連続的にエラーを発生させることも可能である。
（ｆ）発明の詳細
な説明した如く、本発明は情報処理装置の外部から任意
のエラーを簡単にしかも確実に発生させることが出来、
チェック回路及び上位装置へのエラー報告やエラー処理
機能の動作を確認することが出来る。
のエラーを簡単にしかも確実に発生させることが出来、
チェック回路及び上位装置へのエラー報告やエラー処理
機能の動作を確認することが出来る。
図は本発明の一実施例を示す回路のブロック図である。
■はホストプロセッサ、２はマルチプレクサ、３はデコ
ーダ、４，５．６はチェック回路、７はＯＲ回路、８は
レジスタ、９はサブプロセッサである。
ーダ、４，５．６はチェック回路、７はＯＲ回路、８は
レジスタ、９はサブプロセッサである。
Claims (1)
- 装置内に該装置の各部動作上で障害発生時にその障害状
況をチェックして報告するチェック回路を有する情報処
理装置において、診断プログラムにより動作するチェッ
ク回路診断用回路に該診断用回路を起動する起動手段を
設け、ホストプロセッサが動作中に該起動手段により前
記診断用回路を起動させることを特徴とするチェック回
路診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079403A JPS60222936A (ja) | 1984-04-20 | 1984-04-20 | チエツク回路診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59079403A JPS60222936A (ja) | 1984-04-20 | 1984-04-20 | チエツク回路診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60222936A true JPS60222936A (ja) | 1985-11-07 |
Family
ID=13688888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59079403A Pending JPS60222936A (ja) | 1984-04-20 | 1984-04-20 | チエツク回路診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60222936A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49123747A (ja) * | 1973-03-31 | 1974-11-27 | ||
| JPS50100942A (ja) * | 1973-12-03 | 1975-08-11 | ||
| JPS5580158A (en) * | 1978-12-12 | 1980-06-17 | Nippon Telegr & Teleph Corp <Ntt> | False fault generation control system |
| JPS5916055A (ja) * | 1982-07-16 | 1984-01-27 | Nec Corp | 擬似障害自動発生装置 |
-
1984
- 1984-04-20 JP JP59079403A patent/JPS60222936A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49123747A (ja) * | 1973-03-31 | 1974-11-27 | ||
| JPS50100942A (ja) * | 1973-12-03 | 1975-08-11 | ||
| JPS5580158A (en) * | 1978-12-12 | 1980-06-17 | Nippon Telegr & Teleph Corp <Ntt> | False fault generation control system |
| JPS5916055A (ja) * | 1982-07-16 | 1984-01-27 | Nec Corp | 擬似障害自動発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511982A (en) | Numerical control device | |
| JP3520662B2 (ja) | 電子コントロールユニットの監視装置 | |
| JPS60222936A (ja) | チエツク回路診断方式 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH0754947B2 (ja) | 予備系監視方式 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JP2767820B2 (ja) | 異常監視部の診断装置 | |
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPS5839351A (ja) | 擬似障害発生回路 | |
| JP2818437B2 (ja) | 障害検出回路 | |
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| JPH01189735A (ja) | マイクロプログラムの診断方式 | |
| JPH0535522A (ja) | エミユレータ及びその故障診断方法 | |
| JPS6259814B2 (ja) | ||
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPH02294836A (ja) | 障害処理方式 | |
| JPS63140342A (ja) | エラ−検出回路の試験方式 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPS60164844A (ja) | 制御回路の故障検出方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS60254332A (ja) | デ−タ処理装置 | |
| JPS63133820A (ja) | デジタル保護リレ−装置 | |
| JPS62203244A (ja) | ハ−ドウエア診断方式 |