JPS60196670A - 伝送レ−ト可変式メモリカセツト - Google Patents
伝送レ−ト可変式メモリカセツトInfo
- Publication number
- JPS60196670A JPS60196670A JP59052178A JP5217884A JPS60196670A JP S60196670 A JPS60196670 A JP S60196670A JP 59052178 A JP59052178 A JP 59052178A JP 5217884 A JP5217884 A JP 5217884A JP S60196670 A JPS60196670 A JP S60196670A
- Authority
- JP
- Japan
- Prior art keywords
- transmission rate
- signal
- memory cassette
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は自動車の車速、エンジン回転数、運転手からの
キー人力データを記録するデジタルタコグラフにおいて
、データを記録するメモリカセットの接続および伝送方
法に関するものである・〔発明の背景〕 従来の光結合を用いた非接触式メモリカセラ１−を第１
図を基に説明する。第１図は非接触式のメモリカセット
のブロック図で、メモリカセット１０はＭＰＵＩとマイ
クロプログラムを格納したＲ、ＯＭ （Ｉｉｅａｄ ０
ｎｌｙ Ｍｅｍｏｌｙ） ２とタコデータとキー人力デ
ータを記録するＲＡＭ （Ｒｏｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅ＋＋＋ｏｒｙ） ３とシリアル伝送をコン１〜ロー
ルするＳ ＣＩ （Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａ
Ｌ、ｉｏｎ Ｔ、ｎＬｅｒｉ：ａｃｅ）回路５ トＭ
Ｐ Ｕ １ トＳ Ｃ１５１ｃ基ン１．Ｑ クロｙ ’
） ’ｅ供８令する発振回路４とシリアルデータを受信
するホ１〜ｌ−ランジスタロとデータを送信する発光ダ
イオード７から成り、データの送受信は、発振回路４に
より供給されるＭＰＵ用の基７（＋！クロックを基にＳ
ＣＩ回路５内で基準クロックを１６あるいは８分周し゛
、内部同期を取ることで行っている。
キー人力データを記録するデジタルタコグラフにおいて
、データを記録するメモリカセットの接続および伝送方
法に関するものである・〔発明の背景〕 従来の光結合を用いた非接触式メモリカセラ１−を第１
図を基に説明する。第１図は非接触式のメモリカセット
のブロック図で、メモリカセット１０はＭＰＵＩとマイ
クロプログラムを格納したＲ、ＯＭ （Ｉｉｅａｄ ０
ｎｌｙ Ｍｅｍｏｌｙ） ２とタコデータとキー人力デ
ータを記録するＲＡＭ （Ｒｏｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅ＋＋＋ｏｒｙ） ３とシリアル伝送をコン１〜ロー
ルするＳ ＣＩ （Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａ
Ｌ、ｉｏｎ Ｔ、ｎＬｅｒｉ：ａｃｅ）回路５ トＭ
Ｐ Ｕ １ トＳ Ｃ１５１ｃ基ン１．Ｑ クロｙ ’
） ’ｅ供８令する発振回路４とシリアルデータを受信
するホ１〜ｌ−ランジスタロとデータを送信する発光ダ
イオード７から成り、データの送受信は、発振回路４に
より供給されるＭＰＵ用の基７（＋！クロックを基にＳ
ＣＩ回路５内で基準クロックを１６あるいは８分周し゛
、内部同期を取ることで行っている。
したがって、従来方式によると、ＭＰＵ１の基準クロッ
クを分周し、同期をとっているため伝送レートが最大で
も６２．５ＫＢＰＳと遅いという欠点があった。
クを分周し、同期をとっているため伝送レートが最大で
も６２．５ＫＢＰＳと遅いという欠点があった。
また、この欠点を改善するために基準クロツクの周波数
を上げることも考えられるが、車上で用いる場合は信頼
性に欠けてくる問題点がある。
を上げることも考えられるが、車上で用いる場合は信頼
性に欠けてくる問題点がある。
本発明はメモリカセットの伝送レーｈを向上させること
に係り、車上での伝送レートは従来どうりにし、地上の
データ解析装置でデータを読取る際に伝送レートを上げ
、データ解析の処理のスピードアップを泪ることを目的
とする。
に係り、車上での伝送レートは従来どうりにし、地上の
データ解析装置でデータを読取る際に伝送レートを上げ
、データ解析の処理のスピードアップを泪ることを目的
とする。
メモリカセット内に伝送りロック受（，３回路とタロツ
クモレ９１〜回路を付加し、ｒｐ車上機るいは解析装置
からの信号により、伝送レー１〜をＦｉＪ変とする。
クモレ９１〜回路を付加し、ｒｐ車上機るいは解析装置
からの信号により、伝送レー１〜をＦｉＪ変とする。
以下、本発明の実施例を用いて詳細に説明する。
第２図は本発明のブロック図で、メモリカセット２０は
Ｍ Ｐ ＬＪ ｌどＲＯＭ２とＲＡＭ３と発振回路４と
Ｓ Ｃ１回路５とボトトランジスタ６と発光ダイオード
７からなる受信回路と、タロツク信号の入力期間中アク
ティブ信号を発生するマルチバイブレータ８とＳＣＩ回
路５に人力するクロック信号を選択する信号モレ９１〜
回路から成る。また、第３図は、第２図の各部分の信号
レベルを表す図である。
Ｍ Ｐ ＬＪ ｌどＲＯＭ２とＲＡＭ３と発振回路４と
Ｓ Ｃ１回路５とボトトランジスタ６と発光ダイオード
７からなる受信回路と、タロツク信号の入力期間中アク
ティブ信号を発生するマルチバイブレータ８とＳＣＩ回
路５に人力するクロック信号を選択する信号モレ９１〜
回路から成る。また、第３図は、第２図の各部分の信号
レベルを表す図である。
次に、図を基に本発明の動作について説明する。
メモリカセラ１−２０を地上に設置した解析装置に挿入
すると、メモリカセラ１〜２０は内部電源とは別に駆動
電圧が供給され動作を開始する。解析装置から伝送制御
用のタロツク信号がボトＩ〜ランジスタロを介して入力
されると、この信号の立下りエツジによりマルチバイブ
レータ８はパルスを発生ずる。このパルス［ＩＪは一般
にマルチバイブレータ８に外付けされたＲ−Ｃ回路によ
り決まり、パルス＋ｉ＋が六カクロツク信号周期よりも
長く設定することで、外部クロックＡの入力されている
間、信号Ｂばレベルを維持する。このマルチバイブレー
タ８の出力信号Ｂにより、信号セレクト回路９で内部ク
ロックＣと外部クロックＡとの切り分けを行い、信号Ｂ
がＯＮ中は外部クロックＡをＳＣＩ回路のクロック人力
りとして選択する。一方、マルチバイブレータの出力信
号ＢをＭＰＵＩに入力し、ＭＰＵ ｔはこれにより外部
クロックＡが入力されたか否かを判定し、外部クロック
Ａが人力されている時は、ＳＣＩ回路５ての同期モード
を外部同期モードにする。そうすることで伝送レー１〜
は外部クロックに依存し、このクロック周波数を上げる
ことで、伝送レートが向」ニし、処理スピードの向上を
計る効果がある。
すると、メモリカセラ１〜２０は内部電源とは別に駆動
電圧が供給され動作を開始する。解析装置から伝送制御
用のタロツク信号がボトＩ〜ランジスタロを介して入力
されると、この信号の立下りエツジによりマルチバイブ
レータ８はパルスを発生ずる。このパルス［ＩＪは一般
にマルチバイブレータ８に外付けされたＲ−Ｃ回路によ
り決まり、パルス＋ｉ＋が六カクロツク信号周期よりも
長く設定することで、外部クロックＡの入力されている
間、信号Ｂばレベルを維持する。このマルチバイブレー
タ８の出力信号Ｂにより、信号セレクト回路９で内部ク
ロックＣと外部クロックＡとの切り分けを行い、信号Ｂ
がＯＮ中は外部クロックＡをＳＣＩ回路のクロック人力
りとして選択する。一方、マルチバイブレータの出力信
号ＢをＭＰＵＩに入力し、ＭＰＵ ｔはこれにより外部
クロックＡが入力されたか否かを判定し、外部クロック
Ａが人力されている時は、ＳＣＩ回路５ての同期モード
を外部同期モードにする。そうすることで伝送レー１〜
は外部クロックに依存し、このクロック周波数を上げる
ことで、伝送レートが向」ニし、処理スピードの向上を
計る効果がある。
また、車上機に挿入した場合は車」二からはタロツク人
力が入らないため従来と同様な伝送レー１−でデータ伝
送を行い、車上での信頼性を確保している。
力が入らないため従来と同様な伝送レー１−でデータ伝
送を行い、車上での信頼性を確保している。
本発明によれば、メモリカセット内に信号セレノ１−回
路を設けることで、外部からのタロツク信号人力がある
場合は外部クロックに同期した伝送レーＩ〜でデータ送
信を行うことができ、また、卓上の様に振動等による環
境の悪い場所においては従来どうり内部同期をとり十分
に信頼性を確保でき、かつ、従来製品との互換性もある
。一方、地」二の解析装置においては、外部クロックを
メモリに入力することで、伝送レートを従来の安価な光
素子の限界周波数である５ ００ ＫＵＰＳまで向上で
き、データ読取り時間を１／１０８度短縮できる効果３
、がある。
路を設けることで、外部からのタロツク信号人力がある
場合は外部クロックに同期した伝送レーＩ〜でデータ送
信を行うことができ、また、卓上の様に振動等による環
境の悪い場所においては従来どうり内部同期をとり十分
に信頼性を確保でき、かつ、従来製品との互換性もある
。一方、地」二の解析装置においては、外部クロックを
メモリに入力することで、伝送レートを従来の安価な光
素子の限界周波数である５ ００ ＫＵＰＳまで向上で
き、データ読取り時間を１／１０８度短縮できる効果３
、がある。
また、本発明は従来の素子をそのまま用いることができ
、かつ、市販されている安価なマルチバイブレータとロ
ジックメミ子をイ」加するだけで実現でき、コスト」１
昇を最少におさえられる。
、かつ、市販されている安価なマルチバイブレータとロ
ジックメミ子をイ」加するだけで実現でき、コスト」１
昇を最少におさえられる。
【図面の簡単な説明】
第１図は従来方式の非接触メモリカセラ１〜ブロツク図
、第２図は伝送シー１〜可変式メモリカセットフロすク
図、第３図は信号説明Ｍである。 １− Ｍ Ｐ Ｕ、２・・・ＲＯＭ、３ ・ＲＡＭ、４
・・・発振回路、５・・ＳＣＩ回路、６・・・ホト１ヘ
ランジスタ、７・・発光ダイオ−１〜、８・・マルチバ
イブレーク、９・・符号セレクタ回路、１０・・・非接
触メモリカセット、２０ ・伝送レート可変式メモリカ
セラ１〜。 代理人 弁理士 高橋明夫 第 ｌ 国 第 ２ 菌
、第２図は伝送シー１〜可変式メモリカセットフロすク
図、第３図は信号説明Ｍである。 １− Ｍ Ｐ Ｕ、２・・・ＲＯＭ、３ ・ＲＡＭ、４
・・・発振回路、５・・ＳＣＩ回路、６・・・ホト１ヘ
ランジスタ、７・・発光ダイオ−１〜、８・・マルチバ
イブレーク、９・・符号セレクタ回路、１０・・・非接
触メモリカセット、２０ ・伝送レート可変式メモリカ
セラ１〜。 代理人 弁理士 高橋明夫 第 ｌ 国 第 ２ 菌
Claims (1)
- １、自動車の車速検出器とエンジン回転数検出器から車
速とエンジン回転数とを周期的に取込み、演算処理とし
記録し、かつ、運転手がキーボードから入力するデータ
も同時に記録するデジタルタコグラフにおいて、記録媒
体としてデジタルＩＣからＩ戊るメモリカセットを用い
、デジタルタコグラフとメモリカセラｌ−とのインタフ
ェース部を光結合を用いたシリアル伝送を行うとき、伝
送レートを外部からのクロック（ａ号により可変とする
ことを特徴とする伝送レート可変式メモリカセラ１〜
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052178A JPS60196670A (ja) | 1984-03-21 | 1984-03-21 | 伝送レ−ト可変式メモリカセツト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59052178A JPS60196670A (ja) | 1984-03-21 | 1984-03-21 | 伝送レ−ト可変式メモリカセツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60196670A true JPS60196670A (ja) | 1985-10-05 |
Family
ID=12907552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59052178A Pending JPS60196670A (ja) | 1984-03-21 | 1984-03-21 | 伝送レ−ト可変式メモリカセツト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60196670A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150089A (ja) * | 1984-12-25 | 1986-07-08 | Tokyo Tatsuno Co Ltd | Ｉｃカ−ド |
| JPS62237592A (ja) * | 1986-04-08 | 1987-10-17 | Casio Comput Co Ltd | Ｉｃカ−ドにおけるクロツク切換方式 |
| JPS62296287A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | Ｉｃカ−ド |
| JPH0398189A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード |
-
1984
- 1984-03-21 JP JP59052178A patent/JPS60196670A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150089A (ja) * | 1984-12-25 | 1986-07-08 | Tokyo Tatsuno Co Ltd | Ｉｃカ−ド |
| JPS62237592A (ja) * | 1986-04-08 | 1987-10-17 | Casio Comput Co Ltd | Ｉｃカ−ドにおけるクロツク切換方式 |
| JPS62296287A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | Ｉｃカ−ド |
| JPH0398189A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0388001A3 (en) | Testing method and apparatus for an integrated circuit | |
| US4872004A (en) | Plural source arbitration system | |
| JPS60196670A (ja) | 伝送レ−ト可変式メモリカセツト | |
| WO2003067274B1 (en) | Method and device for detecting faults on integrated circuits | |
| JPS62149279A (ja) | 情報処理装置 | |
| SU711569A1 (ru) | Устройство дл выделени кода | |
| JPH064044A (ja) | 液晶表示装置 | |
| CN220671945U (zh) | 一种基于zynq的osd桥接控制器 | |
| JPS612085A (ja) | アナログｌｓｉテスタ | |
| JPH07271926A (ja) | Ｉｃカードリーダライタ | |
| JP2515704B2 (ja) | 半導体集積回路装置 | |
| KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
| JPH05225079A (ja) | シリアル同期式通信方式 | |
| JP3016258B2 (ja) | Ｆｓｋ信号変復調回路 | |
| JPH08163653A (ja) | シリアル通信切替方法 | |
| JPS59186451A (ja) | デ−タ伝送方式 | |
| JP2789762B2 (ja) | 変復調装置 | |
| JPH0735475Y2 (ja) | データ伝送装置 | |
| JP2885126B2 (ja) | 入力試験回路 | |
| JPH0872293A (ja) | 半導体集積回路 | |
| JPH03201140A (ja) | 集積回路装置 | |
| JPS6113165A (ja) | 同相転送回路 | |
| JPH01309366A (ja) | 半導体集積回路装置 | |
| JPH10107782A (ja) | データ通信方法及び装置 | |
| JPH0681060B2 (ja) | 制御信号生成回路 |