JPH0398189A

JPH0398189A - Ｉｃカード

Info

Publication number: JPH0398189A
Application number: JP1235451A
Authority: JP
Inventors: Masashi Takahashi; 正志高橋; Giichi Yorimoto; 寄本　義一; Shigeru Sugiyama; 茂杉山
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1989-09-11
Filing date: 1989-09-11
Publication date: 1991-04-23
Anticipated expiration: 2011-01-29
Also published as: JPH087779B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明はＩＣカー　ド、詳しくはリーダライタから供給
されたクロック周波数に基づいて通信速度を適宜設定可
能なＩＣカードに関する。

〈従来の技術〉ＩＣ力一Ｆにあっては、リーダライタから供給されたク
ロック信号に基づいて内部タイミングを形成し、リーダ
ライタとの間でデータの授受を行っている。この場合、
ＩＣカードのプロセッサを駆動する周波数が異なる多種
のＩＣカードが存在している。また、処理速度の向上の
ために、リーダライタから供給するクロック信号の周波
数が変更される場合がある。

従来よりＩＣ力一ドのシリアル通信ドライバとしては、
ソフトウエアによるボート制御型ドライバ、または、Ｓ
ＣＩ使用型ドライバがある。

これらのドライバはいずれもそのタイミング決定におい
て、すべてクロック信号（前者にあっては内部クロック
信号、後者にあっては内部クロック信号、若しくは外部
クロック信号）を使用している。

このため、上述のようにＩＣカードのプロセッサにおけ
る内部処理速度を向上させるために、リーダライタから
供給するクロック信号を変更した場合には、通信速度ま
でも変更することになってしまっていた。

また、この点に鑑みて、ＩＣカードの活性化時において
、変更すべき周波数をリーダライタに出力し、リーダラ
イタはその周波数の値にしたがってクロック周波数を変
更することが考えられる。

しても、そのＩＣカートにあっては、通信速度は単一の
周波数のものについて決定されていたに過ぎなく、複数
の周波数に基づいての通信速度を得ることはできなかっ
た。すなわち、ＩＣカードにあってリーダライタからの
周波数の変更に対応することはできなかったのである。

そこで、本発明は、リーダライタから供給されるクロッ
ク周波数に対応して通信速度を変更することができるＩ
Ｃカードを提供するものである。

〈発明が解決しようとする課題〉しかしながら、このような従来のＩＣカードにあっては
、内部に基準周波数生成手段を持たず、実駆動周波数の
測定が不可能であるため、上記クロック周波数の変更に
あっては、リーダライタにおいてクロック信号のみなら
ず通信速度もＩＣカードに対応させて変更しなければな
らなかった。

この結果、外部装置であるリーダライタの負荷が大きく
なるという課題が生じていた。

また、ＩＣカードから変更周波数を出力すると〈課題を
解決するための手段〉本発明は、第１図にその概略構成をブロック図によって
示すように、リーダライタ１００からクロック信号が供
給されるとともに、リーダライタ１００との間で所定の
通信速度によってデータの人出力を行うＩＣカード２０
０において、上記リーダライタ１００からのクロック信
号の周波数に基づいてリーダライタとの間の通信速度を
演算する演算手段２２０と、この演算結果としての通信
速度に基づいてリーダライタ１００との間でデー夕の授
受を行う人出力手段２３０と、を備えたＩＣカートであ
る。

〈作用〉本発明に係るＩＣカードにあっては、リーダライタ１０
０から供給されたクロック信号に基づいて演算手段２２
０は通信速度を演算する。そして、この演算結果である
通信速度にしたがって人出力手段２３０はリーダライタ
１００との間でデータの授受を行う。この結果、リーダ
ライタ１００から異なる周波数のクロック信号が供給さ
れても、ＩＣカード２００はそのリーダライタ１００と
通信を行うことができる。

〈実施例〉以下、本発明に係るＩＣカードの実施例を図面を参照し
て説明する。

第２図〜第１１図は本発明の一実施例に係るＩＣカード
を示すものである。

第２図において、．１　１はリーダライタ（外部装置）
を、２１はＩＣカードをそれぞれ示している。

ＩＣカード２１はリーダライタ１１に装填されてそれぞ
れのデータ入出力手段（コネクト部）２２を介してリー
ダライタ１１からデータの書き込み、読み出しが可能に
なっている。また、リーダライタ１１からＩＣカ一ド２
１のプロセッサＭＰＵ２３には、動作電圧Ｖｃｃ，　　
アースＧＮＤ，　　リセット信号ＲＳＴ等が供給されて
いる。更に、このＩＣカード２ｌは、マイクロプロセッ
サ２３とともに、記憶装置ＦＲＯＭ２４を有している。

そして、リーダライタ１１のクロック供給手段（ＣＬＫ
端子）からは、ＩＣカード２１のクロック端子にクロッ
ク信号が供給される構成である。

また、リーダライタｌ１はホストプロセッサとの間でデ
ータの入出力が可能な構成である。そして、ホストプロ
セッサからの入力データに基づいて所定周波数のクロッ
ク信号がＣＬＫ端子からＩＣカ一１２１のプロセッサ２
３に供給される鳩成である。

なお、このマイクロプロセッサ２３は、従来周知の構成
を有し、制御部２５、演算部２６、ＲＯＭ２７、ＲＡＭ
２８によって構成されている。

゛第３図は伝送フォーマットのブロック構成を、第４図
はその伝送フォーマットのＮＡＤ部のキャラクタ構成を
、それぞれ示している。

これらの図において示すように、リーダライタ１１から
ＩＣカード２１に伝送されるデータは、ＮＡＤ　（Ｎｏ
ｄｅ　　Ａｄｄｒｅｓｓ）、ＰＣＢ　（Ｐｒｏｔｏｃｏ
ｌ　　Ｃｏｎｔｒｏｌ　　Ｂｙｔｅ）、ＬＥＮ　（Ｉｎ
ｆｏｒｍａｔ　ｉｏｎ　　Ｌｅｎｇｔｈ）、ＤＡＴＡ，
ＥＤＣ　（Ｅｒｒｏｒ　　Ｄｅｔｅｃｔｉｏｎ　　Ｃｏ
ｄｅ）によってブロック構成されている。また、このＮ
ＡＤ部のキャラクタ構成は、スタートビット（Ｓｔ）か
らデータピット（ｂｏ〜ｂ７の８ビット）、パリティビ
ット（ｂｐ）、ストップビット（Ｓ　ｐ）となっている
。

第５図はこの実施例に係るＩＣカードのＭＰＵに供給さ
れるクロック信号ＣＬＫと、このクロック信号を２分周
したシステムクロックφと、受信データとの波形を示す
タイミングチャートである。

この図に示すように、所定周波数（例えば３．５ＭＨｚ
）のクロック信号が供給された場合、リーダライタＩ／
Ｏからデータ（第３図、第４図）の伝送が開始される。

第８図はマイクロプロセッサ２３におけるデータの受信
プログラムの動作手順を示すフローチャートである。

まず、リーダライタ１１からの伝送データの通信速度検
出サブルーチンを実行し（ステップｓ８０１）、次に、
受信データのＮＡＤ部受信サブルーチンを（ステップＳ
８０２）、更に、キャラクタ受信サブルーチンを実行す
る（ステップＳ８０３）。そして、受信が終了するまで
まって（ステップ５８０４）、このメインルーチンは終
る。

第９図は通信速度検出サブルーチンを示している。この
検出にはクロック信号ＣＬＫに代えて２分周したシステ
ムクロックφを使用する。

まず、スタートビットＳｔ計測用カウンタＣＮＴに０を
代入する（ステップＳ９０　１）。そして、Ｉ／Ｏのサ
ンプリングを行う（ステップＳ　９　０　２）。これは
、第６図に示すように、Ｉ／Ｏの波形でスタートビット
Ｓｔが「Ｌ」であることから計測するものである。すな
わち、Ｉ／Ｏの入力が「Ｌ」か否かをチェックして（ス
テップ５９０３）、　「Ｌ」てあればカウンタＣＮＴを
インクリメントする（ステップＳ９０４から３９０２へ
進む）。

「Ｈ」となるまてカウンタを歩道し、カウンタがＯか否
かもチェックする（ステップＳ９０５）。

Ｏてなければそのカウント値に基づいて人力■／０から
ビット幅（Ｔ）を計算する（ステップ８９０６）。例え
ば上記ループ（５９０３、Ｓ９０４、Ｓ９０２）にて消
費されるシステムクロック数Ｎについてカウンタ値を乗
じるものである。このようにして計測、演算したビット
幅Ｔに基づいて受信データのＮＡＤ部において所定のタ
イミングΔ毎にサンプリングを行うものである（第６図
）。

このビット幅Ｔによって通信速度ＢＰＳは以下のように
定義されるものである。但し、Ｎはサンプリングサイク
ル、αはＯくαくＮて示される測定誤差とする。すなわ
ち、ＢＰＳ＝φ（ＮＸＣＮＴ−α）−１である。

第１０図はＮＡＤ受信サブルーチンである。

まず、空転しタイマＴＮに０．５ＸＴを代入する（ステ
ップＳＩＯＯＩ）。そして、この時間ＴＮだけ待つ（ス
テップＳ１００２）。そして、ビットカウンタＢＴに９
を代入する（ステップＳＩＯＯ３）。更に、バリティチ
ェツ力ＰＲを０とし（ステップＳ１００４）、Ｉ／Ｏか
らサンプリングを行いキャリーにそのＩ／Ｏの状態（「
Ｌ」または「Ｈ」）を入れる（ステップ５１００５）。

そして、上記パリティチェツカＰＲを更新する（ステッ
プ３　１　００６）。ＰＲにＰＲ＋Ｃ（キャリー）を代
入するものである。

更に、ＤＡＴを更新し（ステップＳ１００７）、ビット
カウンタＢＴをデクリメントする（ステップ３１００８
）。第７図は受信ローティト動作を示している。すなわ
ち、レジスタの内容を１ビットずつ右にずらすもので、
この場合上記キャリーフラグレジスタＣが同時に操作さ
れるものである。

全体で９ビットの状態で循環するもので、再下位ビット
ＬＳＢがキャリーＣに移ると、キャリーＣの内容は最上
位ビツ｝ＭＳＢに移るものである。

そして、ＢＴがＯになったかをチェックしくステップＳ
１００９）、０ならばＤＡＴの編集を行い（ステップＳ
　１　０　１　０）、０てない場合は空転しタイマＴＮ
にＴを代入して（ステップＳＩＯＩＩ）サンプリングス
テップ（Ｓ１００５）に戻る。

このＤＡＴ編集後は受信バツファにＤＡＴをセットしく
ステップＳ　１　０　１　２）、パリテイチェツクを行
う（ステップＳ　１　０　１　３）。パリテイエラーの
場合はエラーメモリに登録し（ステップＳ１０１４）メ
インルーチンに戻る。

第１ｌ図は受信データの第２バイトからのキャラクタ受
信サブルーチンを示している。

このルーチンでは、Ｉ／Ｏのサンプリングから始まり（
ステップＳ１１０１）、　ｒＬＪレベルか否かをチェッ
クする（ステップＳ１１０２）。「Ｌ」レベルまで待っ
て、空転しタイマＴＮを１．　　５木↑にセットする（
ステップＳ１１０３）。

以後のステップ５１１０４〜５１１１６は上記ＮＡＤ受
信サブルーチンの各ステップＳ　１　００２〜Ｓ１０１
４と同一としている。

〈効果〉以上説明してきたように、本発明によれば、クロック周
波数に基づいてリーダライタからの伝送キャラクタのビ
ット幅を測定、演算することにより、通信速度をクロッ
ク信号の関数として定義し、この通信速度に基づいてデ
ータの伝送を行う。この結果、ＩＣカードはリーダライ
タから供給されるクロック周波数に対応して通信速度を
変更することができ、データの授受を行うことができる
。

【図面の簡単な説明】

第１図は本発明に係るＩＣカードを示すそのブロック図
、第２図は本発明の一実施例に係るＩＣカードの全体構
成を示すブロック図、第３図はー実施例に係るデータ伝
送フォーマットのブロック構成を示す図、第４図は一実
施例に係るその伝送フォーマットのキャラクタ構成を示
す図、第５図は一実施例に係るクロック周波数とデータ
人力との関係を示すタイミングチャート、第６図は一実
施例に係るＩ／Ｏサンプリングのタイミングを示す図、
第７図は一実施例に係るローテイト動作を示す図、第８
図は一実施例に係るＩＣカードのマイクロプロセッサに
おけるデータの受信の手順を示すフローチャート、第９
図はその通信速度検出サブルーチンを示すフローチャー
ト、第１０図はそのＮＡＤ部の受信サブルーチンを示す
フローチャート、第１１図はそのキャラクタ受信サブル
ーチンを示すフローチャートである。２］図１００・・・・・・・・リーダライタ、２００　・　・
　・　・　・　・　・　・　ＩＣカード、２２０・・・
・・・・・演算手段、２３０・・・・・・・・入出力手段。

Claims

【特許請求の範囲】リーダライタからクロック信号が供給されるとともに、
このリーダライタとの間で所定の通信速度によってデー
タの入出力を行うＩＣカードにおいて、上記リーダライタからのクロック信号の周波数に基づい
てリーダライタとの間の通信速度を演算する演算手段と
、この演算結果としての通信速度に基づいてリーダライ
タとの間でデータの授受を行う入出力手段と、を備えた
ことを特徴とするＩＣカード。