JPS63101986A - Ｉｃカ−ドリ−ダ／ライタ - Google Patents
Ｉｃカ−ドリ−ダ／ライタInfo
- Publication number
- JPS63101986A JPS63101986A JP24757486A JP24757486A JPS63101986A JP S63101986 A JPS63101986 A JP S63101986A JP 24757486 A JP24757486 A JP 24757486A JP 24757486 A JP24757486 A JP 24757486A JP S63101986 A JPS63101986 A JP S63101986A
- Authority
- JP
- Japan
- Prior art keywords
- card
- clock
- start bit
- frequency
- bit width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 claims 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 9
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 abstract description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 abstract description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、動作クロック周波数がカード毎に異なる複数
種類のＩＣカードに各ＩＣカードに対応した周波数のク
ロックを供給して所定のデータ転送速度でデータの授受
を行うＩＣカードリーダ／ライタが、各ＩＣカードに供
給するクロック周波数を決定する場合に、まず各ＩＣカ
ードに所定周波数の基本クロックを供給する手段を有し
、さらにそれにより各ＩＣカードから送出されるデータ
のスタートビット幅をＩＣカードリーダ／ライタ側で測
定し、各ＩＣカードに供給するクロック周波数を選択す
る手段を有するものであり、クロック周波数選択のため
の処理時間を短縮させることが可能なＩＣカードリーダ
／ライタである。
種類のＩＣカードに各ＩＣカードに対応した周波数のク
ロックを供給して所定のデータ転送速度でデータの授受
を行うＩＣカードリーダ／ライタが、各ＩＣカードに供
給するクロック周波数を決定する場合に、まず各ＩＣカ
ードに所定周波数の基本クロックを供給する手段を有し
、さらにそれにより各ＩＣカードから送出されるデータ
のスタートビット幅をＩＣカードリーダ／ライタ側で測
定し、各ＩＣカードに供給するクロック周波数を選択す
る手段を有するものであり、クロック周波数選択のため
の処理時間を短縮させることが可能なＩＣカードリーダ
／ライタである。
本発明は、動作クロック周波数が異なる複数種類の各Ｉ
Ｃカードに対応する周波数のクロックを供給し、データ
の授受を行うＩＣカードリーダ／ライタに係り、特に上
記各クロック周波数の選択を迅速に行うことのできるＩ
Ｃカードリーダ／ライタに関する。
Ｃカードに対応する周波数のクロックを供給し、データ
の授受を行うＩＣカードリーダ／ライタに係り、特に上
記各クロック周波数の選択を迅速に行うことのできるＩ
Ｃカードリーダ／ライタに関する。
ＩＣカードはユーザの様々な情報を１枚のカードに記憶
させ、利用することができるものとして注目を集めてい
る。この場合、ＩＣカードからデータを読み出し、又は
ＩＣカードにデータを書き込むためのＩＣカードリーダ
／ライタが必要である。ＩＣカードリーダ／ライタは、
ＩＣカードが挿入されるとＩＣカードに所定の周波数の
クロックを供給し、これによりＩＣカード内のＣＰＵが
動作する。そしてこのクロックをもとにして、ＩＣカー
ドはＩＣカードリーダ／ライタとの間で所定のデータ転
送速度、例えば９６００ポーでデータの授受を行う。
させ、利用することができるものとして注目を集めてい
る。この場合、ＩＣカードからデータを読み出し、又は
ＩＣカードにデータを書き込むためのＩＣカードリーダ
／ライタが必要である。ＩＣカードリーダ／ライタは、
ＩＣカードが挿入されるとＩＣカードに所定の周波数の
クロックを供給し、これによりＩＣカード内のＣＰＵが
動作する。そしてこのクロックをもとにして、ＩＣカー
ドはＩＣカードリーダ／ライタとの間で所定のデータ転
送速度、例えば９６００ポーでデータの授受を行う。
ところが、ＩＣカードは、メーカー又は種類によりその
動作クロック周波数が異なり、例えば３．５７９５４５
Ｍ Ｉｌｚ、４．００ＭＨｚ、 ４．９１５２ＭＨｚな
どの周波数が用いられる。ＩＣカードリーダ／ライタは
、上記のように動作クロック周波数が異なる複数種類の
ＩＣカードにも対応できるものであることが実用上望ま
しく、その場合ＩＣカードが挿入された時点で、供給す
るクロック周波数を選択する必要が生じる。
動作クロック周波数が異なり、例えば３．５７９５４５
Ｍ Ｉｌｚ、４．００ＭＨｚ、 ４．９１５２ＭＨｚな
どの周波数が用いられる。ＩＣカードリーダ／ライタは
、上記のように動作クロック周波数が異なる複数種類の
ＩＣカードにも対応できるものであることが実用上望ま
しく、その場合ＩＣカードが挿入された時点で、供給す
るクロック周波数を選択する必要が生じる。
上記のような動作を行う従来のＩＣカードリーダ／ライ
タとしては、ＩＣカードリーグ／ライタ側からＩＣカー
ドに、順にリセットを行った後異なる周波数のクロック
を供給し、ＩＣカードから送出される応答信号をＩＣカ
ードリーダ／ライタが正常に受信した時のクロック周波
数を選択する方式のものがある。これは、ＩＣカードと
の間のデータ転送速度が例えば９６００ボーというよう
に固定テあり、ＩＣカード内のＣＰＵが該転送速度のタ
イミングをＩＣカードリーダ／ライタから供給されるク
ロックに基いて決定しており、正しいクロック周波数が
供給されていない場合には、ＩＣカードリーダ／ライタ
への応答信号を正しいデータ転送速度で送出することが
できないことを利用した方式である。
タとしては、ＩＣカードリーグ／ライタ側からＩＣカー
ドに、順にリセットを行った後異なる周波数のクロック
を供給し、ＩＣカードから送出される応答信号をＩＣカ
ードリーダ／ライタが正常に受信した時のクロック周波
数を選択する方式のものがある。これは、ＩＣカードと
の間のデータ転送速度が例えば９６００ボーというよう
に固定テあり、ＩＣカード内のＣＰＵが該転送速度のタ
イミングをＩＣカードリーダ／ライタから供給されるク
ロックに基いて決定しており、正しいクロック周波数が
供給されていない場合には、ＩＣカードリーダ／ライタ
への応答信号を正しいデータ転送速度で送出することが
できないことを利用した方式である。
しかし、上記従来方式の場合、ＩＣカードからの応答信
号を正常受信できるまでＩＣカードのリセットと異なる
周波数のクロックの供給を繰り返さなければならないた
め、クロック周波数選択のための処理時間が長（なり、
ＩＣカードを挿入してからり一ド／ライト動作に移るま
で時間がかかってしまうという問題点を有していた。
号を正常受信できるまでＩＣカードのリセットと異なる
周波数のクロックの供給を繰り返さなければならないた
め、クロック周波数選択のための処理時間が長（なり、
ＩＣカードを挿入してからり一ド／ライト動作に移るま
で時間がかかってしまうという問題点を有していた。
本発明は上記問題点を解決するために、ＩＣカードリー
ダ／ライタがまず基本クロックを供給し、それによりＩ
Ｃカードから送出される応答信号のスタートビット幅を
検出することにより、該ＩＣカードに対応するクロック
周波数を選択する手段を有し、それにより迅速な処理を
可能とするＩＣカードリーダ／ライタを提供することを
目的とする。
ダ／ライタがまず基本クロックを供給し、それによりＩ
Ｃカードから送出される応答信号のスタートビット幅を
検出することにより、該ＩＣカードに対応するクロック
周波数を選択する手段を有し、それにより迅速な処理を
可能とするＩＣカードリーダ／ライタを提供することを
目的とする。
本発明は上記問題点を解決するために、第１図に示すよ
うに基本クロック供給手段６、スタートビット幅検出手
段３．４．５、及びクロック選択供給手段６とを有する
。
うに基本クロック供給手段６、スタートビット幅検出手
段３．４．５、及びクロック選択供給手段６とを有する
。
上記手段において、ＩＣカード２挿入時に、基本クロッ
ク供給手段６から、まず所定基本周波数ｆ 、 Ｈｚの
クロックＣＬＫ、がＩＣカード２に供給される。これに
よりＩＣカード２から送出される応答信号のスタートビ
ットがスタートビット幅検出手段３．４．５により受信
され、そのビット幅が検出される。今、ＩＣカード２は
ＩＣカードリーダ／ライタからのクロックに基いて所定
のデータ転送速度のタイミングを決定しているため、Ｉ
Ｃカード２の動作クロック周波数が前記基本クロツクＣ
ＬＫ、のそれと異なれば、それに応じて応答信号のスタ
ートピント幅が変化する。従って、スタートビット幅検
出手段３．４．５によって検出されたスタートビット幅
に基いて、クロック選択供給手段６でＩＣカード２に対
応する周波数ｆｌ、ｆＺ、又はｆ３ＨｚのクロックＣＬ
Ｋ、、ＣＬＫ、、又はＣＬＫ、が選択され、ＩＣカード
２に供給される。
ク供給手段６から、まず所定基本周波数ｆ 、 Ｈｚの
クロックＣＬＫ、がＩＣカード２に供給される。これに
よりＩＣカード２から送出される応答信号のスタートビ
ットがスタートビット幅検出手段３．４．５により受信
され、そのビット幅が検出される。今、ＩＣカード２は
ＩＣカードリーダ／ライタからのクロックに基いて所定
のデータ転送速度のタイミングを決定しているため、Ｉ
Ｃカード２の動作クロック周波数が前記基本クロツクＣ
ＬＫ、のそれと異なれば、それに応じて応答信号のスタ
ートピント幅が変化する。従って、スタートビット幅検
出手段３．４．５によって検出されたスタートビット幅
に基いて、クロック選択供給手段６でＩＣカード２に対
応する周波数ｆｌ、ｆＺ、又はｆ３ＨｚのクロックＣＬ
Ｋ、、ＣＬＫ、、又はＣＬＫ、が選択され、ＩＣカード
２に供給される。
上記動作により、ＩＣカード２からの応答信号のスター
トビット幅検出後、即座に正しいクロック周波数を決定
することができる。
トビット幅検出後、即座に正しいクロック周波数を決定
することができる。
以下、本発明の実施例につき詳細に説明を行う。
（本発明によるＩＣカードリーダ／ライタの構成（第１
図）） 第１図は、本発明によるＩＣカードリーダ／ライタの構
成図である。ＩＣカードリーダ／ライタ１において、ま
ずクロック選択回路６には複数のクロックＣＬＫＩ 、
ＣＬＫｚ 、ＣＬＫ３が入力し、それらのうちから選択
されたクロックが信号線８から接続部７を介してＩＣカ
ード２へ出力される。
図）） 第１図は、本発明によるＩＣカードリーダ／ライタの構
成図である。ＩＣカードリーダ／ライタ１において、ま
ずクロック選択回路６には複数のクロックＣＬＫＩ 、
ＣＬＫｚ 、ＣＬＫ３が入力し、それらのうちから選択
されたクロックが信号線８から接続部７を介してＩＣカ
ード２へ出力される。
また、ＩＣカード２は接続部７とバス９を介してデータ
送受信回路５に接続される。データ送受信回路５は、バ
ス１０を介して他の制御回路（特には図示しない）に接
続されると共に、スタートビット幅検出回路３に接続さ
れる。スタートビット幅選択回路３にはカウンタ４が接
続され、またその出力はクロック選択回路６へ接続され
る。
送受信回路５に接続される。データ送受信回路５は、バ
ス１０を介して他の制御回路（特には図示しない）に接
続されると共に、スタートビット幅検出回路３に接続さ
れる。スタートビット幅選択回路３にはカウンタ４が接
続され、またその出力はクロック選択回路６へ接続され
る。
＋ＩＣカードリーダ／ライタの動作
（第１図、第２図、第３図））
次に、上記構成のＩＣカードリーダ／ライタの動作につ
き、第２図の動作フローチャート、及び第３図の説明図
を用いて説明を行う。
き、第２図の動作フローチャート、及び第３図の説明図
を用いて説明を行う。
まず、ＩＣカード２が接続部７に挿入されると、特には
図示しない接続信号がクロック選択回路６に入力し、こ
れにより選択回路６は、ｆ＋＝４．００ＭＨｚの周波数
の基本クロックＣＬＫ、を信号線８からＩＣカード２へ
出力する（第２図３ｌ−３２）。
図示しない接続信号がクロック選択回路６に入力し、こ
れにより選択回路６は、ｆ＋＝４．００ＭＨｚの周波数
の基本クロックＣＬＫ、を信号線８からＩＣカード２へ
出力する（第２図３ｌ−３２）。
これと同時にスタートビット幅検出回路３は、カウンタ
４を起動可能にしく第２図３３）、スタートビットが受
信されるのを待つ（第２図３４）。
４を起動可能にしく第２図３３）、スタートビットが受
信されるのを待つ（第２図３４）。
ＩＣカード２は前記基本クロックＣＬＫ＋を受けると、
第３図に示すような応答信号１２をバス９を介して送出
するが、その先頭には第３図に示すようなスタートビッ
ト１１が付加される。そしてＩＣカードリーダ／ライタ
１は、データ送受信回路５により上記応答信号を受信し
、バス１０を介してスタートビット幅検出回路３へ出力
する。ここでは、スタートビットの先頭（第３図Ａ）を
検出すると、カウンタ４をスタ、−トさせる（第２図３
４−５５）。そして、スタートビットの最後（第３図Ｂ
）を検出するまでカウンタ４を動作させ（第２図８６）
、その検出と共にカウンタ４をストップさせ（第２図８
７）、カウンタ４の計数値を読み出す（第２図３８）。
第３図に示すような応答信号１２をバス９を介して送出
するが、その先頭には第３図に示すようなスタートビッ
ト１１が付加される。そしてＩＣカードリーダ／ライタ
１は、データ送受信回路５により上記応答信号を受信し
、バス１０を介してスタートビット幅検出回路３へ出力
する。ここでは、スタートビットの先頭（第３図Ａ）を
検出すると、カウンタ４をスタ、−トさせる（第２図３
４−５５）。そして、スタートビットの最後（第３図Ｂ
）を検出するまでカウンタ４を動作させ（第２図８６）
、その検出と共にカウンタ４をストップさせ（第２図８
７）、カウンタ４の計数値を読み出す（第２図３８）。
今、ＩＣカード２とＩＣカードリーダ／ライタ１の間の
データ転送速度は、例えば９６００ポーに設定されてい
る。従って、１ビツトのビット幅（時間）は１ ／９６
００秒、すなわち約１０４．１７ ｓｅｃである。
データ転送速度は、例えば９６００ポーに設定されてい
る。従って、１ビツトのビット幅（時間）は１ ／９６
００秒、すなわち約１０４．１７ ｓｅｃである。
そして、ＩＣカード２の動作クロック周波数を「１１ｚ
とすると、ＩＣカード２が９６００ボーの転送速度で１
ビツトのスタートビットを送出するのに必要なりロック
数は次式のようになる。
とすると、ＩＣカード２が９６００ボーの転送速度で１
ビツトのスタートビットを送出するのに必要なりロック
数は次式のようになる。
ＳＣ＃１０４．１７ ｓｅｃ／（１／ｆ）＝ １０４
Ｘ １０− ” Ｘ ｆ （クロック）（１）今、ＩＣ
カード２の動作クロック周波数ｆが例えば、ｆ ｌ＝４
．ＯＯＭ）Ｉｚ、 ｆ ２ ＝３．５７９５４５ＭＩＩ
Ｚ、ｆ ３ ＝４．９１５２ＭＩＩＺの３種類あったと
すると、それぞれにつき前記ｆｌ１式を計算すると、各
々ＳＣ，＝ ４１６クロソク、５Ｃ２＝３７２クロツク
、５Ｃ３＝ ５１２クロツクとなる。
Ｘ １０− ” Ｘ ｆ （クロック）（１）今、ＩＣ
カード２の動作クロック周波数ｆが例えば、ｆ ｌ＝４
．ＯＯＭ）Ｉｚ、 ｆ ２ ＝３．５７９５４５ＭＩＩ
Ｚ、ｆ ３ ＝４．９１５２ＭＩＩＺの３種類あったと
すると、それぞれにつき前記ｆｌ１式を計算すると、各
々ＳＣ，＝ ４１６クロソク、５Ｃ２＝３７２クロツク
、５Ｃ３＝ ５１２クロツクとなる。
すなわち、上記３種類のＩＣカード２は、各々ＩＣカー
ドリーダ／ライタ１から供給される動作クロックに基い
て、各々ＳＣ１，、ＳＣ２、ＳＣ３のクロック数をカウ
ントしてスタートビット、及びそれに続く応答信号を送
出する。ところが今、ＩＣカードリーダ／ライタ１から
供給されているクロックは、前記のようにｆ ＋ ＝４
．ＯＯＭ）ｌｚの基本クロックＣＬＫ、である。従って
、上記各ＩＣカードが各々クロック数でスタートビット
を送出した場合、そのスタートビット幅（第３図Ｂ−Ａ
）は以下のように変化する。
ドリーダ／ライタ１から供給される動作クロックに基い
て、各々ＳＣ１，、ＳＣ２、ＳＣ３のクロック数をカウ
ントしてスタートビット、及びそれに続く応答信号を送
出する。ところが今、ＩＣカードリーダ／ライタ１から
供給されているクロックは、前記のようにｆ ＋ ＝４
．ＯＯＭ）ｌｚの基本クロックＣＬＫ、である。従って
、上記各ＩＣカードが各々クロック数でスタートビット
を送出した場合、そのスタートビット幅（第３図Ｂ−Ａ
）は以下のように変化する。
■ 動作クロック周波数ｆ１の場合
■ 動作クロック周波数ｆ２の場合
■ 動作クロック周波数ｆ３の場合
■
従って、このスタートビット幅をスタートビット幅検出
回路３により検出すれば、Ｉｃカード２の動作クロック
周波数ｆを知ることができる。今、スタートビット幅Ｘ
が、Ｘ ＋ ＝ １０４ ｐ ｓｅｃ±５％の範囲で検
出された場合、前記条件■よりクロック選択回路６にお
いて周波数ｆ ＋ ＝ ４ ＭｌｌｚのクロックＣＬＫ
、 （Ｗ本りロック）が選択される（第２図３９−３
１２）、またＸが、Ｘ ｚ ＝ ９３ ｐ ｓｅｃ±５
％の範囲で検出された場合、前記条件■よりｆ ２ ＝
３．５７９５４５Ｍ）ｌｚのクロック信号ＣＬＫ２が選
択される（第２図５ＩＯ−３１３）。さらにＸが、Ｘ３
＝ １２８μｓｅｃ±５％の範囲で検出された場合、
前記条件■よりｆ ：＋ ＝４．９１５２Ｍ１（ｚのク
ロックＣＬＫ、が選択される（第２図５ｌｌ−３１４）
。いずれとも該当しなければエラー処理が行われる（第
２図Ｓ１５→５１８）。
回路３により検出すれば、Ｉｃカード２の動作クロック
周波数ｆを知ることができる。今、スタートビット幅Ｘ
が、Ｘ ＋ ＝ １０４ ｐ ｓｅｃ±５％の範囲で検
出された場合、前記条件■よりクロック選択回路６にお
いて周波数ｆ ＋ ＝ ４ ＭｌｌｚのクロックＣＬＫ
、 （Ｗ本りロック）が選択される（第２図３９−３
１２）、またＸが、Ｘ ｚ ＝ ９３ ｐ ｓｅｃ±５
％の範囲で検出された場合、前記条件■よりｆ ２ ＝
３．５７９５４５Ｍ）ｌｚのクロック信号ＣＬＫ２が選
択される（第２図５ＩＯ−３１３）。さらにＸが、Ｘ３
＝ １２８μｓｅｃ±５％の範囲で検出された場合、
前記条件■よりｆ ：＋ ＝４．９１５２Ｍ１（ｚのク
ロックＣＬＫ、が選択される（第２図５ｌｌ−３１４）
。いずれとも該当しなければエラー処理が行われる（第
２図Ｓ１５→５１８）。
以上のようにして、ＩＣカード２に対応する正しいクロ
ック周波数がクロック選択回路６で選択され、特には図
示しない手段でＩＣカード２をリセットした後、信号線
８からＩＣカード２に上記クロックが供給される（第２
図５１６−３１７−３１８）。その後、データ送受信回
路５、及びバス９．１０を介して他の制御部からデータ
の読み出し、又は書き込み動作が行われる。
ック周波数がクロック選択回路６で選択され、特には図
示しない手段でＩＣカード２をリセットした後、信号線
８からＩＣカード２に上記クロックが供給される（第２
図５１６−３１７−３１８）。その後、データ送受信回
路５、及びバス９．１０を介して他の制御部からデータ
の読み出し、又は書き込み動作が行われる。
本発明によれば、基本クロックをＩＣカードへ供給した
後、ＩＣカードから送出される応答信号のスタートビッ
ト幅を検知することにより、即座にその動作周波数を選
択することが可能となり、クロック周波数選択のための
処理時間を短縮させることができ、ひいてはＩＣカード
挿入後の各動作を迅速に行うことができる。
後、ＩＣカードから送出される応答信号のスタートビッ
ト幅を検知することにより、即座にその動作周波数を選
択することが可能となり、クロック周波数選択のための
処理時間を短縮させることができ、ひいてはＩＣカード
挿入後の各動作を迅速に行うことができる。
第１図は、本発明によるＩＣカードリーダ／ライタの構
成図、 第２図は、本発明によるＩＣカードリーダ／ライタの動
作フローチャート、 第３図は、スタートビットと応答信号の説明図である。 ｌ・・・ＩＣカードリーダ／ライタ、 ２ ・ ・ ・ ＩＣカード、 ３・・・スタートビット幅検出回路、 ４・・・カウンタ、 ５・・・データ送受信回路、 ６・・・クロック選択回路。 本填芥Ｉｌ１月によるＩＣ７］−ドｊ１−タ／ライダの
１１戊図第１図
成図、 第２図は、本発明によるＩＣカードリーダ／ライタの動
作フローチャート、 第３図は、スタートビットと応答信号の説明図である。 ｌ・・・ＩＣカードリーダ／ライタ、 ２ ・ ・ ・ ＩＣカード、 ３・・・スタートビット幅検出回路、 ４・・・カウンタ、 ５・・・データ送受信回路、 ６・・・クロック選択回路。 本填芥Ｉｌ１月によるＩＣ７］−ドｊ１−タ／ライダの
１１戊図第１図
Claims (1)
- 【特許請求の範囲】 動作クロック周波数が異なる複数種類のＩＣカード（
２）に該ＩＣカード（２）に対応した周波数のクロック
を供給し、該各ＩＣカード（２）との間で所定のデータ
転送速度でデータの授受を行うＩＣカードリーダ／ライ
タ（１）において、前記ＩＣカード（２）の接続時に該
カードに所定基本周波数（ｆ＿１Ｈｚ）のクロック（Ｃ
ＬＫ＿１）を供給する基本クロック供給手段（６）と、
該クロックの供給後前記ＩＣカード（２）から送出され
るデータのスタートビットを受信しそのビット幅を検出
するスタートビット幅検出手段（３、４、５）と、 該手段によるスタートビット幅検出結果に応じて前記Ｉ
Ｃカード（２）に対応する周波数（ｆ＿１、ｆ＿２又は
ｆ＿３Ｈｚ）のクロック（ＣＬＫ＿１、ＣＬＫ＿２又は
ＣＬＫ＿３）を選択的に供給するクロック選択供給手段
（６）とを有することを特徴とするＩＣカードリーダ／
ライタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24757486A JPS63101986A (ja) | 1986-10-20 | 1986-10-20 | Ｉｃカ−ドリ−ダ／ライタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24757486A JPS63101986A (ja) | 1986-10-20 | 1986-10-20 | Ｉｃカ−ドリ−ダ／ライタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63101986A true JPS63101986A (ja) | 1988-05-06 |
Family
ID=17165523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24757486A Pending JPS63101986A (ja) | 1986-10-20 | 1986-10-20 | Ｉｃカ−ドリ−ダ／ライタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63101986A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025192A (ja) * | 1988-06-24 | 1990-01-10 | Oki Electric Ind Co Ltd | Ｉｃカードリーダライタ装置 |
| JPH0398189A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード |
-
1986
- 1986-10-20 JP JP24757486A patent/JPS63101986A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025192A (ja) * | 1988-06-24 | 1990-01-10 | Oki Electric Ind Co Ltd | Ｉｃカードリーダライタ装置 |
| JPH0398189A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007034B1 (ko) | 휴대가능전자장치의 데이터처리방법 | |
| US5126548A (en) | Ic card with additional terminals and method of controlling the ic card | |
| JP4224834B2 (ja) | 高速通信プロトコルを備えるチップカード読取り装置 | |
| JPH08227444A (ja) | Ｉｃカードリーダライタ | |
| JP2778222B2 (ja) | 半導体集積回路装置 | |
| US5341480A (en) | Method and apparatus for providing a two conductor serial bus | |
| US6125452A (en) | Terminal unit for IC card using plural protocols and control method therefor | |
| US6496879B2 (en) | Data processing apparatus, external storage apparatus, data processing system and data transmitting method | |
| JPS63101986A (ja) | Ｉｃカ−ドリ−ダ／ライタ | |
| US5568647A (en) | Serial control apparatus with a single chip select signal | |
| KR100268637B1 (ko) | Ic카드 리더/라이터 및 그 제어방법 | |
| EP0321998B1 (en) | Serial memory, picture memory device and reproduction apparatus comprising one or more serial memories | |
| JPS63239579A (ja) | 携帯可能電子装置 | |
| GB2290203A (en) | Communication circuit for performing data transfer | |
| JPH0581485A (ja) | 非接触記録媒体発行機 | |
| JPH08129629A (ja) | メモリチェック機能をもった情報記録媒体 | |
| JP3673770B2 (ja) | Ｉｃカードリーダ・ライタにおけるデータ処理方法、およびｉｃカードリーダ・ライタ | |
| JPS61136168A (ja) | 媒体利用取引方式 | |
| JPH0442321A (ja) | Ｉｃカード情報処理システム | |
| JPH05174201A (ja) | Ｉｃカードリーダライタ | |
| JP2943989B2 (ja) | Ｉｃカードのリーダ／ライタ | |
| JP2000172805A (ja) | Ｉｃカード | |
| JP3519147B2 (ja) | 情報記録媒体および情報記録媒体に対するデータ伝送方法 | |
| JPH01126785A (ja) | Ｉｃカード用リーダライタの受信系検波方式 | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 |