CN220671945U - 一种基于zynq的osd桥接控制器 - Google Patents

Abstract

本实用新型提出了一种基于ZYNQ的OSD桥接控制器，属于OSD显示技术领域。所述ZYNQ芯片包括ARM处理器和FPGA，所述FPGA包括：信号接收模块，信号发送模块，显示控制器模块，时钟控制模块，接口控制器模块与逻辑控制模块；信号接收模块的输出端连接至显示控制器模块和时钟控制模块，显示控制器模块的输出端连接至信号发送模块，接口控制器模块与显示控制器模块连接，逻辑控制模块的输出端连接至接口控制器模块，时钟控制模块的输出端与信号发送模块、显示控制器模块分别连接。本实用新型使所需物料清单减少、降低PCB布局设计的难度，功能集成，可实现复杂的视频处理与逻辑控制需求。

Description

一种基于ZYNQ的OSD桥接控制器

技术领域

本实用新型属于OSD显示技术领域，具体地说，本实用新型涉及一种基于ZYNQ的OSD桥接控制器。

背景技术

目前对于汽车仪表的功能安全相关技术要求逐步加强，对于附加OSD图标冗余显示桥接器的需求也将逐步扩大。

现阶段对于功能安全OSD功能，即在正常显示画面中叠加功能安全图标的实现方式为：参见图5，在原有基础上增加OSD功能的专用桥接器芯片，即简单使用OSD桥接器将接收GMSL输入的解串器与TFT显示器连接，再由MCU对解串器、OSD桥接器、TFT显示器进行逻辑控制，其中，LVDS视频流信号由OSD桥接器接收并输出，该方案的优点：方案结构简单；缺点是物料清单增加，对于小体积PCB的设计布局难度增加，电磁兼容性设计难度增大，同时集成度不够高，对于实现复杂的视频处理和逻辑控制的难度较大。

对比文件1(CN116266086A)公开了一种功能安全显示系统和显示方法，包括第一桥片，被配置用于获取人机界面的显示数据，并根据至少一个第一功能处理所述显示数据，以获取第一显示结果；第二桥片，被配置用于获取所述显示数据，并根据至少一个第二功能处理所述显示数据，以获取第二显示结果，其中，所述至少一个第一功能与所述至少一个第二功能之间存在差异；以及处理器，被配置用于获取车辆的总线信息，根据所述总线信息仲裁所述第一显示结果以及所述第二显示结果，并根据仲裁结果控制所述第一桥片或所述第二桥片输出功能安全的显示内容。

对比文件1通过对第一、第二桥片，处理器的配置规划，实现了功能安全显示，但是集成度不够高，对于实现复杂的视频处理和逻辑控制难度较大，对比之下，本实用新型提出了一种基于ZYNQ的OSD桥接控制器，利用ZYNQ芯片集成了对比文件1所述的第一、第二桥片，处理器的功能，还可根据需要配置可编程逻辑，并且依托ZYNQ芯片中FPGA阵列与高性能ARM处理器，可实现更复杂的视频处理与逻辑控制需求。

实用新型内容

本实用新型旨在提供一个集成度高，可以实现更复杂的视频处理与逻辑控制需求的OSD桥接控制器。为了实现上述目的，本实用新型采取的技术方案为：

本实用新型提出了一种基于ZYNQ的OSD桥接控制器，包括ZYNQ芯片，所述ZYNQ芯片包括ARM处理器和FPGA，所述ARM处理器用于逻辑控制，所述FPGA用于视频流数据解析并添加OSD图标，其特征在于：所述FPGA包括：信号接收模块，信号发送模块，显示控制器模块，时钟控制模块，接口控制器模块与逻辑控制模块；

其中，所述信号接收模块的输出端连接至显示控制器模块和时钟控制模块，所述显示控制器模块的输出端连接至信号发送模块，所述接口控制器模块与所述显示控制器模块连接，逻辑控制模块的输出端连接至所述接口控制器模块，所述时钟控制模块的输出端与信号发送模块、显示控制器模块分别连接。

所述信号接收模块用于接收输入的LVDS视频流信号并转换为RGB数据与行、场同步信号、时钟信号，其中所述RGB数据与行、场同步信号输出至显示控制器模块，所述时钟信号输出至时钟控制模块；所述时钟控制模块用于将输入的时钟信号倍频输出至显示控制器模块，再降频输出至信号发送模块；所述接口控制器模块用于读取FLASH闪存中的OSD图标，并将其传输至显示控制器模块；所述逻辑控制模块用于接收ARM处理器的控制信号，并经由接口控制器模块输出至显示控制器模块；所述显示控制器模块接收所述信号接收模块输出的RGB数据与行、场同步信号，所述时钟控制模块输出的时钟信号，所述接口控制器模块输出的OSD图标，所述逻辑控制模块输出的控制信号，用于确定OSD显示位置以及将OSD图标与视频流信号融合；所述信号发送模块用于将显示控制器模块输出的RGB数据与行、场同步信号以及时钟控制模块输出的时钟信号转换为LVDS视频流信号输出。

进一步，所述信号接收模块包括LVDS接收器，所述LVDS接收器的输出端分别与显示控制器模块和时钟控制模块连接；所述信号发送模块包括LVDS发送器，所述LVDS发送器的输入端分别与时钟控制模块和显示控制器模块分别连接；

所述接口控制器模块包括QSPI FLASH控制器，与FLASH闪存连接，所述QSPI FLASH控制器连接至所述显示控制器模块；

所述逻辑控制模块包括控制寄存器，通过AXI总线与ARM处理器连接，所述控制寄存器连接至所述接口控制器模块，其中，所述控制寄存器包括Flash控制寄存器、逻辑控制寄存器、OSD图标寄存器、CRC比较寄存器，其中Flash控制寄存器用于向接口控制器模块传入读取地址与读取到的数据；逻辑控制寄存器用于配置OSD控制参数；OSD图标寄存器用于保存需要融合的图标参数；CRC比较寄存器用于存放CRC计算结果；

所述显示控制器模块包括可编程逻辑单元、数据队列存储器和多路选择器，所述显示控制器模块连接至信号发送模块；

所述时钟控制模块包括第一锁相环和第二锁相环，所述第一锁相环与信号发送模块，显示控制器模块分别连接；所述第二锁相环与第一锁相环，信号发送模块分别连接，其中，所述第一锁相环用于把信号发送模块输入的时钟信号倍频为内部逻辑所需的较高频率的时钟信号，所述第二锁相环用于将第一锁相环倍频后的较高频的时钟信号降频为信号发送模块所需要的特定频率、特定相位的时钟，以达到信号发送模块的时钟基准。

本发明的技术效果为：(1)采用了ZYNQ芯片，是一种全新的异构平台，充分利用了ZYNQ的ARM处理器与FPGA阵列，实现了逻辑控制与OSD显示功能的集成；(2)物料清单减少、功能集成，能大幅降低小体积PCB布局设计的难度，优化电磁兼容性的设计；(3)依托FPGA阵列与高性能ARM处理器，可实现更复杂的视频处理与逻辑控制需求。

附图说明

图1是本实用新型的功能安全OSD实现框架；

图2是本实用新型的ZYNQ芯片内部结构图；

图3是本实用新型的FPGA功能模块框图；

图4是本实用新型的显示控制器模块逻辑框图；

图5是现有的功能安全OSD实现框架。

图中标记为：1为信号接收模块，2为信号发送模块，3为显示控制器模块，4为时钟控制模块，5为接口控制器模块，6为逻辑控制模块。

具体实施方式

下面对照附图，通过对实施例的描述，对本实用新型的具体实施方式作进一步详细的说明，目的是帮助本领域的技术人员对本实用新型的发明构思、技术方案有更完整、准确和深入的理解，并有助于其实施。

为方便所属技术领域的技术人员，本文中使用的英文或英文缩写解释如下：ZYNQ:为赛灵思公司(Xilinx)推出的行业第一个可扩展处理平台，内部包含ARM处理器与FPGA；FPGA:现场可编程逻辑门阵列；OSD:译为在屏幕显示，本方案中为在正常显示画面中叠加功能安全图标；QSPI:SPI(通用串行总线接口)的改良协议，能够提供较高带宽的串行数据传输；Flash:译为闪存，一种大容量非易失存储器结构，用与存储数据；AXI:一种由ARM公司提出的总线协议，AXI为AMBA3.0协议中，一种面向高性能、高带宽、低延迟的片内总线，用于来连接ARM处理器内核与高速外设；GMSL:一种串行通信协议，用于传输视频与音频信号；TFT显示器:薄膜晶体管型显示器；LVDS:低压差分接口，为信号源与显示屏之间的物理层接口；PCB:印制电路板；CRC:循环冗余校验，一种用于对数据包完整性校验的算法。

本实施例旨在实现汽车座舱功能安全OSD图标显示功能，如图1所示，本实用新型使用ZYNQ芯片代替了现有的MCU以及OSD桥接器，由ZYNQ芯片实现逻辑控制、接收并输出LVDS视频流信号的功能，是一种集成式的进步，使得PCB设计布局更加简便。

本实用新型提出了一种基于ZYNQ的OSD桥接控制器，其中，ZYNQ芯片包括ARM处理器和FPGA，ARM处理器用于逻辑控制，FPGA用于视频流数据解析并添加OSD图标，两者在内部通过AXI总线接口互联。如图2所示，ZYNQ芯片中的FPGA接收LVDS视频流信号以及QSPIFLASH控制器的信号输入，经过处理后输出LVDS视频流信号。

本实用新型中FPGA包括信号接收模块1，信号发送模块2，显示控制器模块3，时钟控制模块4，接口控制器模块5与逻辑控制模块6。具体的连接方式如图3所示，信号接收模块1的输出端连接至显示控制器模块3和时钟控制模块4，显示控制器模块3的输出端连接至信号发送模块2，接口控制器模块5与显示控制器模块3连接，逻辑控制模块6的输出端连接至接口控制器模块5，时钟控制模块4的输出端与信号发送模块2、显示控制器模块3分别连接。

具体实施时，信号接收模块1包括LVDS接收器，LVDS接收器的输出端与时钟控制模块4和显示控制器模块3分别连接，用于接收输入的LVDS视频流信号并转换为RGB数据与行、场同步信号、时钟信号，其中所述RGB数据与行、场同步信号输出至显示控制器模块3，所述时钟信号输出至时钟控制模块4；

信号发送模块2包括LVDS发送器，LVDS发送器的输入端与时钟控制模块4和显示控制器模块3分别连接，用于将显示控制器模块3输出的RGB数据与行、场同步信号以及时钟控制模块4输出的时钟信号转换为LVDS视频流信号输出；

接口控制器模块5包括QSPI FLASH控制器，QSPI FLASH控制器与显示控制器模块3连接，QSPI FLASH控制器还与外部的Flash闪存连接，用于读取FLASH闪存中的OSD图标，并将其传输至显示控制器模块3；

逻辑控制模块6包括控制寄存器，控制寄存器一端通过AXI总线与ARM处理器通信，用于接收ARM处理器的控制信号，另一端与接口控制器模块连接，将ARM处理器的控制信号经由接口控制器模块5输出至显示控制器模块3，进一步，控制寄存器包括Flash控制寄存器，逻辑控制寄存器，OSD图标寄存器，CRC比较寄存器。其中，Flash控制寄存器，用于向QSPIFLASH控制器传入读取地址与读取到的数据；逻辑控制寄存器，用于配置OSD控制参数，包括是否开启OSD视频流检测故障输出、是否启用视频流CRC校验功能，是否启用LVDS输出等都由OSD控制参数表示；OSD图标寄存器，用于保存需要融合的图标参数，包括OSD图标寄存器是否启用，OSD图标显示位置行坐标、列坐标等；CRC比较寄存器，存放CRC计算结果。逻辑控制模块6将寄存器地址映射到AXI总线上，便于ARM端访问，可实现ARM端对整体的逻辑控制、对Flash闪存的直接操作以及实现在线升级功能；

时钟控制模块4包括第一锁相环和第二锁相环，用于将信号接收模块1输入的高速LVDS时钟信号，分频为整个模块内部逻辑所需的时钟频率，同时将整形过的时钟信号传输给信号发送模块2，完成数据的正确发送。其中，第一锁相环与信号发送模块2、显示控制器模块3连接，用于把信号发送模块2输入的时钟倍频为较高频率的时钟，并输出至显示控制模块3以提供时钟基准；第二锁相环与第一锁相环、信号发送模块2相连，用于将第一锁相环倍频后的较高频的时钟降频为LVDS所需要的特定频率、特定相位的时钟，以达到信号发送模块2的时钟基准；

显示控制器模块3包括可编辑逻辑单元、数据队列存储器和多路选择器，由ARM处理器发出控制信号至逻辑控制模块6，逻辑控制模块6再将控制信号经由接口控制器模块发送至显示控制器模块3用以进行逻辑控制。可编辑逻辑单元用于对行同步信号、场同步信号进行计数以确定OSD显示位置，并使用循环冗余校验算法计算一帧内RGB数据的CRC值,与CRC比较寄存器中的预先存储值进行比对，用于对RGB数据包完整性进行校验，所述可编辑逻辑单元对行、场同步信号的计数以及CRC算法的使用均为现有的常见OSD显示技术手段。同时，显示控制器模块3还用于将OSD图标与视频流融合，当开启OSD融合功能后，显示控制器模块3会通过接口控制器模块5中的QSPI FLASH控制器读取Flash闪存中存储的OSD图标，并将其融合至输入端画面的指定位置上，具体位置参数由ARM处理器设定并通过AXI总线传输至逻辑控制模块6中控制寄存器中的OSD图标寄存器。

显示控制器模块3具体控制逻辑如图4所示，显示控制器模块3对由信号接收模块1转换的行同步信号、场同步信号、时钟信号进行计数，在计数过程中，与保存在控制寄存器中自行设定的输入端画面的位置参数进行对比，从而确定画面位置，此位置即为OSD图标的融合位置，同时检查控制寄存器中OSD图标寄存器预先设定的图标参数，决定是否开启OSD冗余显示功能，如果选择开启OSD冗余显示功能，则通过多路选择器选择OSD图标进行填充，如果不开启OSD冗余显示功能，则通过多路选择器选择RGB数据进行填充。本实施例可实现当视频显示出现故障，即在无汽车座舱域控制器输入画面的情况下，可根据控制寄存器配置的参数，自动开启OSD功能安全冗余显示，同时，也可以实现了在正常显示画面中叠加功能安全OSD图标的功能安全要求，实现了更复杂的视频处理与逻辑控制需求。

以上结合附图对本实用新型进行了示例性描述。显然，本实用新型具体实现并不受上述方式的限制。只要是采用了本实用新型的方法构思和技术方案进行的各种非实质性的改进；或未经改进，将本实用新型的上述构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围之内。

Claims (10)

1.一种基于ZYNQ的OSD桥接控制器，包括ZYNQ芯片，所述ZYNQ芯片包括ARM处理器和FPGA，所述ARM处理器用于逻辑控制，所述FPGA用于视频流数据解析并添加OSD图标，其特征在于：所述FPGA包括：信号接收模块(1)，信号发送模块(2)，显示控制器模块(3)，时钟控制模块(4)，接口控制器模块(5)与逻辑控制模块(6)；

其中，所述信号接收模块(1)的输出端连接至显示控制器模块(3)和时钟控制模块(4)，所述显示控制器模块(3)的输出端连接至信号发送模块(2)，所述接口控制器模块(5)与所述显示控制器模块(3)连接，逻辑控制模块(6)的输出端连接至所述接口控制器模块(5)，所述时钟控制模块(4)的输出端与信号发送模块(2)、显示控制器模块(3)分别连接。

2.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述信号接收模块(1)包括LVDS接收器，所述LVDS接收器的输出端分别与显示控制器模块(3)和时钟控制模块(4)连接。

3.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述信号发送模块(2)包括LVDS发送器，所述LVDS发送器的输入端分别与时钟控制模块(4)和显示控制器模块(3)分别连接。

4.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述接口控制器模块(5)包括QSPIFLASH控制器，与FLASH闪存连接，所述QSPIFLASH控制器连接至所述显示控制器模块(3)。

5.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述逻辑控制模块(6)包括控制寄存器，通过AXI总线与ARM处理器连接，所述控制寄存器连接至所述接口控制器模块(5)。

6.根据权利要求5所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述控制寄存器包括Flash控制寄存器、逻辑控制寄存器、OSD图标寄存器、CRC比较寄存器，其中Flash控制寄存器用于向接口控制器模块(5)传入读取地址与读取到的数据；逻辑控制寄存器用于配置OSD控制参数；OSD图标寄存器用于保存需要融合的图标参数；CRC比较寄存器用于存放CRC计算结果。

7.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述显示控制器模块(3)包括可编程逻辑单元、数据队列存储器和多路选择器，所述显示控制器模块(3)连接至信号发送模块(2)。

8.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述时钟控制模块(4)包括第一锁相环和第二锁相环，所述第一锁相环与信号发送模块(2)，显示控制器模块(3)分别连接；所述第二锁相环与第一锁相环，信号发送模块(2)分别连接。

9.根据权利要求8所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述第一锁相环用于把信号发送模块(2)输入的时钟信号倍频为内部逻辑所需的较高频率的时钟信号，所述第二锁相环用于将第一锁相环倍频后的较高频的时钟信号降频为信号发送模块(2)所需要的时钟，以达到信号发送模块(2)的时钟基准。

10.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：

所述信号接收模块(1)用于接收输入的LVDS视频流信号并转换为RGB数据与行、场同步信号、时钟信号，其中所述RGB数据与行、场同步信号输出至显示控制器模块(3)，所述时钟信号输出至时钟控制模块(4)；

所述时钟控制模块(4)用于将输入的时钟信号倍频输出至显示控制器模块(3)，再降频输出至信号发送模块(2)；

所述接口控制器模块(5)用于读取FLASH闪存中的OSD图标进行读写，并将其传输至显示控制器模块(3)；

所述逻辑控制模块(6)用于接收ARM处理器的控制信号，并经由接口控制器模块(5)输出至显示控制器模块(3)；

所述显示控制器模块(3)接收所述信号接收模块(1)输出的RGB数据与行、场同步信号，所述时钟控制模块(4)输出的时钟信号，所述接口控制器模块(5)输出的OSD图标，所述逻辑控制模块(6)输出的控制信号，用于确定OSD显示位置以及将OSD图标与视频流信号融合；

所述信号发送模块(2)用于将显示控制器模块(3)输出的RGB数据与行、场同步信号以及时钟控制模块(4)输出的时钟信号转换为LVDS视频流信号输出。