CN114297134A - 一种芯片架构及信号完整性测试方法 - Google Patents

Abstract

本申请公开了一种芯片架构及信号完整性测试方法，该芯片架构包括多个待测模块和测试模块，所述测试模块包括功能寄存器、数据寄存器和状态寄存器，当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。本申请不需要将芯片安装于主板上，直接根据芯片架构内部的测试模块，就能够得到每个待测模块的通信链路的信号测试结果，过程简单快捷，测试成本低，测试范围明确，能够准确快速地确定不同待测模块的测试效果，确保了芯片的信号完整性。

Description

一种芯片架构及信号完整性测试方法

技术领域

本发明涉及芯片测试领域，特别涉及一种芯片架构及信号完整性测试方法。

背景技术

当前，芯片的测试通常包括晶圆wafer测试和芯片封装之后的FT(Final Test，最终测试)，包括电流测试、电压测试、功能测试、时序测试等内容，而信号完整性测试则不同于晶圆测试和FT测试，一般是在芯片安装在主板之后在芯片运行过程中对整条链路进行测试。这种测试方法依赖于主板与芯片的相互支持，但由于通信链路的范围明显扩展超出了原本芯片的范围，即使通信链路出现问题，也无法确定该链路的问题是否由芯片的信号完整性导致，也无法排查芯片内部是否出现问题，无法根据芯片的情况调整外部主板上的链路。

因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种能够脱离主板依赖、单独进行信号完整性测试的芯片架构及信号完整性测试方法。其具体方案如下：

一种芯片架构，包括多个待测模块和测试模块，每个所述待测模块分别与系统总线或外围总线连接，所述测试模块与所述系统总线和所述外围总线均连接，所述测试模块包括：

功能寄存器，用于控制任一所述待测模块的通信链路导通或关闭；

对应每个所述待测模块的数据寄存器，用于暂存该待测模块的通信链路上的数据；

状态寄存器，用于验证任一所述待测模块对应的所述数据寄存器中的数据是否正确；

当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。

优选的，多个所述待测模块包括：

ARM、DDR、PCIe、USB、UART、GPIO、WDT、I2C和SPI中的一种或几种；

其中所述ARM、所述DDR、所述PCIe、所述USB均与所述系统总线连接，所述UART、所述GPIO、所述WDT、所述I2C和所述SPI均与所述外围总线连接。

优选的，所述芯片架构还包括：

连接所述系统总线和所述外围总线的总线转换协议桥。

优选的，所述功能寄存器包括发送链路使能寄存器和接收链路使能寄存器；

所述数据寄存器包括发送数据寄存器和接收数据寄存器；

所述状态寄存器具体用于验证所述接收数据寄存器中的数据是否正确。

优选的，所述接收数据寄存器和所述状态寄存器均为只读寄存器，所述功能寄存器和所述发送数据寄存器均为可读写寄存器。

相应的，本申请还公开了一种信号完整性测试方法，应用于上文任一项所述芯片架构，包括：

配置所有待测模块，以使所有所述待测模块正常工作；

向测试模块发送任一所述待测模块的通信链路的测试指令，以配置所述测试指令对应的功能寄存器和数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果；

读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求。

优选的，所述测试指令包括发送链路测试指令、和/或接收链路测试指令、和/或回环链路测试指令。

优选的，当所述测试指令为所述发送链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：

向所述测试模块发送所述发送链路测试指令，将所述发送链路测试指令对应的测试数据写入发送数据寄存器；

将发送链路使能寄存器上对应所述发送链路测试指令的位置置为使能位，以使所述待测模块的引脚输出与所述测试数据对应的测试结果；

相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：

读取通过连接所述引脚的信号探测装置获取的所述测试结果，若所述测试结果与所述测试数据一致，则判定发送链路的信号完整性满足要求。

优选的，当所述测试指令为所述接收链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：

向所述测试模块发送所述接收链路测试指令，将接收链路使能寄存器上对应所述接收链路测试指令的位置置为使能位；

通过所述待测模块的引脚向所述待测模块发送测试数据，以使对应的接收数据寄存器记录所述测试数据对应的接收数据、所述状态寄存器验证所述接收数据与所述测试数据是否一致并记录所述测试结果；

相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：

读取所述状态寄存器中的所述测试结果，若所述测试结果为所述接收数据与所述测试数据一致，则判定接收链路的信号完整性满足要求。

优选的，当所述测试指令为所述回环链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：

向所述测试模块发送所述回环链路测试指令，将所述回环链路测试指令对应的测试数据写入发送数据寄存器；

在外部连接所述待测模块的发送引脚和接收引脚；

将发送链路使能寄存器和接收链路使能寄存器上对应所述回环链路测试指令的位置均置为使能位；

相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：

读取所述状态寄存器中的所述测试结果，若所述测试结果为所述接收数据与所述测试数据一致，则判定所述通信链路的信号完整性满足要求。

本申请公开了一种芯片架构，包括多个待测模块和测试模块，所述测试模块包括功能寄存器、数据寄存器和状态寄存器，当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。本申请不需要将芯片安装于主板上，直接根据芯片架构内部的测试模块，就能够得到每个待测模块的通信链路的信号测试结果，过程简单快捷，测试成本低，测试范围明确，能够准确快速地确定不同待测模块的测试效果，确保了芯片的信号完整性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例中一种芯片架构的结构分布图；

图2为本发明实施例中一种芯片架构的测试示意图；

图3为本发明实施例中一种信号完整性测试方法的步骤流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

信号完整性测试不同于晶圆测试和FT测试，一般是在芯片安装在主板之后在芯片运行过程中对整条链路进行测试。这种测试方法依赖于主板与芯片的相互支持，但由于通信链路的范围明显扩展超出了原本芯片的范围，即使通信链路出现问题，也无法确定该链路的问题是否由芯片的信号完整性导致，也无法排查芯片内部是否出现问题，无法根据芯片的情况调整外部主板上的链路。

本申请不需要将芯片安装于主板上，直接根据芯片架构内部的测试模块，就能够得到每个待测模块的通信链路的信号测试结果，过程简单快捷，测试成本低，测试范围明确，能够准确快速地确定不同待测模块的测试效果，确保了芯片的信号完整性。

本发明实施例公开了一种芯片架构，包括多个待测模块和测试模块，每个待测模块分别与系统总线或外围总线连接，测试模块与系统总线和外围总线均连接，测试模块包括：

功能寄存器，用于控制任一待测模块的通信链路导通或关闭；

对应每个待测模块的数据寄存器，用于暂存该待测模块的通信链路上的数据；

状态寄存器，用于验证任一待测模块对应的数据寄存器中的数据是否正确；

当测试模块收到任一待测模块的通信链路的测试指令，根据测试指令配置功能寄存器和测试指令对应的数据寄存器，以使状态寄存器和/或待测模块的引脚输出测试结果。

参见图1所示，芯片架构中的待测模块为预设的功能性模块，包括ARM(AdvancedRISC Machines)、DDR(Double Data Rate，双倍速率同步动态随机存储器)、PCIe(Peripheral Component Interconnect Express，最新的总线和接口标准)、USB(Universal Serial BUS，通用串行总线)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)、GPIO(General Purpose Input Output，通用输入输出口)、WDT(Watchdog Timer，看门狗定时电路)、I2C(Inter-Integrated Circuit，两线式串行总线)和SPI(Serial Peripheral Interface，串行外设接口)中的一种或几种；

其中ARM、DDR、PCIe、USB为高速模块，均与系统总线AHB连接，UART、GPIO、WDT、I2C和SPI为低速模块，均与外围总线APB连接。

此时，测试模块SI-TM(Signal Integrity test module)与系统总线AHB和外围总线APB均连接。

除此外，芯片架构还包括：连接系统总线AHB(Advanced High-performance Bus)和外围总线APB(Advanced Peripheral Bus)的总线转换协议桥AHB to APB Bridge，已进行总线协议之间的转换。

可以理解的是，本实施例中芯片架构中每个待测模块的信号完整性测试借助测试模块实现，测试模块中针对每个待测模块设有相应的功能寄存器、数据寄存器和状态寄存器，具体的，功能寄存器包括发送链路使能寄存器和接收链路使能寄存器；数据寄存器包括发送数据寄存器和接收数据寄存器；状态寄存器具体用于验证接收数据寄存器中的数据是否正确。进一步的，接收数据寄存器和状态寄存器均为只读寄存器，功能寄存器和发送数据寄存器均为可读写寄存器。

参见下表1-表3所示，发送链路使能寄存器、接收链路使能寄存器、状态寄存器中，存在对应每个待测模块的状态位值，具体根据实际进行设置，表1-表3为一种示例，其中，开始发送、开始接收即置为使能位，状态寄存器中所说的不存在问题即验证结果为正确或一致。

表1 发送链路使能寄存器的内部设置

表2 接收链路使能寄存器的内部设置

表3 状态寄存器的内部设置

进一步的，每个待测模块均对应两个数据寄存器：发送数据寄存器和接收数据寄存器，以待测模块为DDR为例，数据寄存器内部如下表4所示，其他待测模块的寄存器描述与之类似。

表4 数据寄存器的内部设置

具体的，仍以任一待测模块为例，其具体的信号完整性测试可如图2所示，其中信号完整性测试包括发送链路测试、接收链路测试、回环链路测试。

其中外部装置对该芯片架构进行发送链路测试时，将执行以下步骤以使芯片架构内部响应：

向测试模块发送发送链路测试指令，将发送链路测试指令对应的测试数据写入发送数据寄存器；

将发送链路使能寄存器上对应发送链路测试指令的位置置为使能位，以使待测模块的引脚输出与测试数据对应的测试结果；

读取通过连接引脚的信号探测装置获取的测试结果，若测试结果与测试数据一致，则判定发送链路的信号完整性满足要求。

可以理解的是，此处输出测试结果的待测模块的引脚为待测模块的输出引脚，信号探测装置一般可选择示波器，利用示波器显示的测试结果与原本发送链路测试指令中的测试数据进行比较，如果一致，则发送链路的信号完整性满足要求。

类似的，外部装置对该芯片架构进行接收链路测试时，将执行以下步骤以使芯片架构内部响应：

向测试模块发送接收链路测试指令，将接收链路使能寄存器上对应接收链路测试指令的位置置为使能位；

通过待测模块的引脚向待测模块发送测试数据，以使对应的接收数据寄存器记录测试数据对应的接收数据、状态寄存器验证接收数据与测试数据是否一致并记录测试结果；

读取状态寄存器中的测试结果，若测试结果为接收数据与测试数据一致，则判定接收链路的信号完整性满足要求。

可以理解的是，此处发送测试数据时通过的待测模块的引脚为接收引脚，状态寄存器将接收数据寄存器中的接收数据和接收链路测试指令中的测试数据进行比较，如果一致，则可判定当前待测模块的接收链路的信号完整性满足要求。

进一步的，对芯片架构进行回环测试，实际上是将发送链路与接收链路进行环接，也即在外部将待测模块的发送引脚和接收引脚相连，使得待测模块通过发送引脚输出的测试结果，作为接收引脚接收的测试数据再次回到接收数据寄存器中。具体的，外部装置对该芯片架构进行回环测试时，将执行以下步骤以使芯片架构内部响应：

向测试模块发送回环链路测试指令，将回环链路测试指令对应的测试数据写入发送数据寄存器；

在外部连接待测模块的发送引脚和接收引脚；

将发送链路使能寄存器和接收链路使能寄存器上对应回环链路测试指令的位置均置为使能位；

读取状态寄存器中的测试结果，若测试结果为接收数据与测试数据一致，则判定通信链路的信号完整性满足要求。

可见，本申请不需要将芯片安装于主板上，不需特殊设备，可直接根据芯片架构内部的测试模块，就能够得到每个待测模块的通信链路的信号测试结果，过程简单快捷，测试成本低，测试范围明确，能够准确快速地确定不同待测模块的测试效果，确保了芯片的信号完整性。

相应的，本申请实施例还公开了一种信号完整性测试方法，应用于上文任一项芯片架构，参见图3所示，包括：

S1：配置所有待测模块，以使所有待测模块正常工作；

S2：向测试模块发送任一待测模块的通信链路的测试指令，以配置测试指令对应的功能寄存器和数据寄存器，以使状态寄存器和/或待测模块的引脚输出测试结果；

S3：读取状态寄存器中的测试结果或通过连接引脚的信号探测装置获取的测试结果，并根据测试结果判断通信链路的信号完整性是否满足要求。

具体的，测试指令包括发送链路测试指令、和/或接收链路测试指令、和/或回环链路测试指令。

具体的，当测试指令为发送链路测试指令，步骤S2包括：

向测试模块发送发送链路测试指令，将发送链路测试指令对应的测试数据写入发送数据寄存器；

将发送链路使能寄存器上对应发送链路测试指令的位置置为使能位，以使待测模块的引脚输出与测试数据对应的测试结果；

相应的，步骤S3包括：

读取通过连接引脚的信号探测装置获取的测试结果，若测试结果与测试数据一致，则判定发送链路的信号完整性满足要求。

具体的，当测试指令为接收链路测试指令，步骤S2包括：

向测试模块发送接收链路测试指令，将接收链路使能寄存器上对应接收链路测试指令的位置置为使能位；

通过待测模块的引脚向待测模块发送测试数据，以使对应的接收数据寄存器记录测试数据对应的接收数据、状态寄存器验证接收数据与测试数据是否一致并记录测试结果；

相应的，步骤S3包括：

读取状态寄存器中的测试结果，若测试结果为接收数据与测试数据一致，则判定接收链路的信号完整性满足要求。

具体的，当测试指令为回环链路测试指令，步骤S2包括：

向测试模块发送回环链路测试指令，将回环链路测试指令对应的测试数据写入发送数据寄存器；

在外部连接待测模块的发送引脚和接收引脚；

将发送链路使能寄存器和接收链路使能寄存器上对应回环链路测试指令的位置均置为使能位；

相应的，步骤S3包括：

读取状态寄存器中的测试结果，若测试结果为接收数据与测试数据一致，则判定通信链路的信号完整性满足要求。

本申请不需要将芯片安装于主板上，直接根据芯片架构内部的测试模块，就能够得到每个待测模块的通信链路的信号测试结果，过程简单快捷，测试成本低，测试范围明确，能够准确快速地确定不同待测模块的测试效果，确保了芯片的信号完整性。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种芯片架构及信号完整性测试方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种芯片架构，其特征在于，包括多个待测模块和测试模块，每个所述待测模块分别与系统总线或外围总线连接，所述测试模块与所述系统总线和所述外围总线均连接，所述测试模块包括：

功能寄存器，用于控制任一所述待测模块的通信链路导通或关闭；

对应每个所述待测模块的数据寄存器，用于暂存该待测模块的通信链路上的数据；

状态寄存器，用于验证任一所述待测模块对应的所述数据寄存器中的数据是否正确；

当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。

2.根据权利要求1所述芯片架构，其特征在于，多个所述待测模块包括：

ARM、DDR、PCIe、USB、UART、GPIO、WDT、I2C和SPI中的一种或几种；

其中所述ARM、所述DDR、所述PCIe、所述USB均与所述系统总线连接，所述UART、所述GPIO、所述WDT、所述I2C和所述SPI均与所述外围总线连接。

3.根据权利要求2所述芯片架构，其特征在于，还包括：

连接所述系统总线和所述外围总线的总线转换协议桥。

4.根据权利要求1至3任一项所述芯片架构，其特征在于，

所述功能寄存器包括发送链路使能寄存器和接收链路使能寄存器；

所述数据寄存器包括发送数据寄存器和接收数据寄存器；

所述状态寄存器具体用于验证所述接收数据寄存器中的数据是否正确。

5.根据权利要求4所述芯片架构，其特征在于，所述接收数据寄存器和所述状态寄存器均为只读寄存器，所述功能寄存器和所述发送数据寄存器均为可读写寄存器。

6.一种信号完整性测试方法，其特征在于，应用于如权利要求1至5任一项所述芯片架构，包括：

配置所有待测模块，以使所有所述待测模块正常工作；

向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果；

读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求。

7.根据权利要求6所述信号完整性测试方法，其特征在于，所述测试指令包括发送链路测试指令、和/或接收链路测试指令、和/或回环链路测试指令。

8.根据权利要求7所述信号完整性测试方法，其特征在于，当所述测试指令为所述发送链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：

向所述测试模块发送所述发送链路测试指令，将所述发送链路测试指令对应的测试数据写入发送数据寄存器；

将发送链路使能寄存器上对应所述发送链路测试指令的位置置为使能位，以使所述待测模块的引脚输出与所述测试数据对应的测试结果；

相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：

读取通过连接所述引脚的信号探测装置获取的所述测试结果，若所述测试结果与所述测试数据一致，则判定发送链路的信号完整性满足要求。

9.根据权利要求7所述信号完整性测试方法，其特征在于，当所述测试指令为所述接收链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：

向所述测试模块发送所述接收链路测试指令，将接收链路使能寄存器上对应所述接收链路测试指令的位置置为使能位；

通过所述待测模块的引脚向所述待测模块发送测试数据，以使对应的接收数据寄存器记录所述测试数据对应的接收数据、所述状态寄存器验证所述接收数据与所述测试数据是否一致并记录所述测试结果；

相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：

读取所述状态寄存器中的所述测试结果，若所述测试结果为所述接收数据与所述测试数据一致，则判定接收链路的信号完整性满足要求。

10.根据权利要求7所述信号完整性测试方法，其特征在于，当所述测试指令为所述回环链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：

向所述测试模块发送所述回环链路测试指令，将所述回环链路测试指令对应的测试数据写入发送数据寄存器；

在外部连接所述待测模块的发送引脚和接收引脚；

将发送链路使能寄存器和接收链路使能寄存器上对应所述回环链路测试指令的位置均置为使能位；

相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：

读取所述状态寄存器中的所述测试结果，若所述测试结果为所述接收数据与所述测试数据一致，则判定所述通信链路的信号完整性满足要求。

Images