JP2789762B2 - 変復調装置 - Google Patents
変復調装置Info
- Publication number
- JP2789762B2 JP2789762B2 JP2015030A JP1503090A JP2789762B2 JP 2789762 B2 JP2789762 B2 JP 2789762B2 JP 2015030 A JP2015030 A JP 2015030A JP 1503090 A JP1503090 A JP 1503090A JP 2789762 B2 JP2789762 B2 JP 2789762B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は変復調装置に係り、特にDTEインタフエース
信号の送信タイミング信号と送信データ信号のスリツプ
を検出することができる変復調装置に関するものであ
る。
信号の送信タイミング信号と送信データ信号のスリツプ
を検出することができる変復調装置に関するものであ
る。
従来の変復調装置においては、送信タイミング信号と
送信データ信号のスリツプを検出する機能を有していな
かつた。
送信データ信号のスリツプを検出する機能を有していな
かつた。
上述した従来の変復調装置では、DTEインタフエース
信号の送信タイミングと送信データ信号のスリツプを検
出できないという課題があつた。
信号の送信タイミングと送信データ信号のスリツプを検
出できないという課題があつた。
本発明の変復調装置は、DTEインタフエース信号の送
信タイミング信号の立下り変化点から予め定められた時
間範囲で１となる信号を発生する第１のタイミング発生
回路と、送信データ信号の立下りおよび立上り変化点か
ら予め定められた時間範囲で１となる信号を発生する第
２のタイミング発生回路と、上記第１および第２のタイ
ミング発生回路の出力のANDを入力とする保持回路と、
この保持回路の出力をアラーム出力とする表示回路とを
備えてなるものである。
信タイミング信号の立下り変化点から予め定められた時
間範囲で１となる信号を発生する第１のタイミング発生
回路と、送信データ信号の立下りおよび立上り変化点か
ら予め定められた時間範囲で１となる信号を発生する第
２のタイミング発生回路と、上記第１および第２のタイ
ミング発生回路の出力のANDを入力とする保持回路と、
この保持回路の出力をアラーム出力とする表示回路とを
備えてなるものである。
本発明においては、DTEインタフエースの送信タイミ
ング信号と送信データ信号の時間関係が守られていず、
データがスリツプする場合にアラームを出力できる。
ング信号と送信データ信号の時間関係が守られていず、
データがスリツプする場合にアラームを出力できる。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロツク図である。
図において、１はDTEインタフエース信号の送信タイ
ミング信号（以下、ST1信号と略称する）、２は変復調
部、３は送信タイミング信号（以下、ST2信号と略称す
る）、４は送信データ信号（以下、SD信号と略称する）
である。
ミング信号（以下、ST1信号と略称する）、２は変復調
部、３は送信タイミング信号（以下、ST2信号と略称す
る）、４は送信データ信号（以下、SD信号と略称する）
である。
５はST1信号１とST2信号３を入力とする選択器、７は
ST1信号１の立下り変化点から予め定められた時間範囲
で「１」となる信号を発生するタイミング発生回路、６
はこのタイミング発生回路７の入力、８はSD信号４の立
上りおよび立上り変化点から予め定められた時間範囲で
「１」となる信号を発生するタイミング発生回路、11は
タイミング発生回路７からの入力９とタイミング発生回
路８よりの入力10を入力とし両入力の論理積をとるAND
回路、12はこのAND回路11の出力、13はタイミング発生
回路７およびタイミング発生回路８の各出力のANDを入
力とする保持回路、15はこの保持回路13の出力14をアラ
ーム出力とする表示回路である。
ST1信号１の立下り変化点から予め定められた時間範囲
で「１」となる信号を発生するタイミング発生回路、６
はこのタイミング発生回路７の入力、８はSD信号４の立
上りおよび立上り変化点から予め定められた時間範囲で
「１」となる信号を発生するタイミング発生回路、11は
タイミング発生回路７からの入力９とタイミング発生回
路８よりの入力10を入力とし両入力の論理積をとるAND
回路、12はこのAND回路11の出力、13はタイミング発生
回路７およびタイミング発生回路８の各出力のANDを入
力とする保持回路、15はこの保持回路13の出力14をアラ
ーム出力とする表示回路である。
第２図および第３図は第１図の動作説明に供するタイ
ムチヤートで、（ａ）はST1信号１を示したものであ
り、（ｂ）はSD信号４、（ｃ）はAND回路11の一方の入
力９、（ｄ）はAND回路11の他方の入力10、（ｅ）はAND
回路11の出力12、（ｆ）は保持回路13の出力14を示した
ものである。
ムチヤートで、（ａ）はST1信号１を示したものであ
り、（ｂ）はSD信号４、（ｃ）はAND回路11の一方の入
力９、（ｄ）はAND回路11の他方の入力10、（ｅ）はAND
回路11の出力12、（ｆ）は保持回路13の出力14を示した
ものである。
つぎに第１図に示す実施例の動作を第２図および第３
図を参照して説明する。
図を参照して説明する。
まず、ST1信号１が変復調部２へ入力され、この変復
調部２よりST2信号３がDTEインタフエースへ出力され、
SD信号４が変復調部２へ入力される。
調部２よりST2信号３がDTEインタフエースへ出力され、
SD信号４が変復調部２へ入力される。
そして、ST1信号１とST2信号３は選択器５に入力さ
れ、変調をST1信号１あるいはST2信号３で行うかの予め
設定された選択により切り換えられ、タイミング発生回
路７の入力６として信号入力される。このタイミング発
生回路７は入力６を微分し、立下り変化点から予め定め
られた時間「１」となる信号を出力し、AND回路11の一
方の入力９として信号入力される。
れ、変調をST1信号１あるいはST2信号３で行うかの予め
設定された選択により切り換えられ、タイミング発生回
路７の入力６として信号入力される。このタイミング発
生回路７は入力６を微分し、立下り変化点から予め定め
られた時間「１」となる信号を出力し、AND回路11の一
方の入力９として信号入力される。
一方、SD信号４はタイミング発生回路８に入力され、
微分し、立下りおよび立下り変化点から予め定められた
時間「１」となる信号を出力し、AND回路11の他方の入
力10として信号入力される。そして、このAND回路11の
出力12は保持回路13のクロツク信号として入力し、この
出力12の立上りで出力が「１」となる出力14を表示回路
15の入力となるように供給する。
微分し、立下りおよび立下り変化点から予め定められた
時間「１」となる信号を出力し、AND回路11の他方の入
力10として信号入力される。そして、このAND回路11の
出力12は保持回路13のクロツク信号として入力し、この
出力12の立上りで出力が「１」となる出力14を表示回路
15の入力となるように供給する。
つぎに、変復調装置の送信タイミングとしてST1信号
を使用する設定の場合、ST1信号の立下り変化点がSD信
号の公称中央であることがCCITT勧告V.24により定めら
れており、この場合のST1信号１とSD信号４を第２図の
（ａ），（ｂ）に示し、入力9,入力10,出力12,出力14を
第２図の（ｃ），（ｄ），（ｅ），（ｆ）に示す。
を使用する設定の場合、ST1信号の立下り変化点がSD信
号の公称中央であることがCCITT勧告V.24により定めら
れており、この場合のST1信号１とSD信号４を第２図の
（ａ），（ｂ）に示し、入力9,入力10,出力12,出力14を
第２図の（ｃ），（ｄ），（ｅ），（ｆ）に示す。
この第２図に示すように、CCITT勧告に定められたST1
信号とSD信号の時間関係が守られていれば、アラーム出
力は発生しない。
信号とSD信号の時間関係が守られていれば、アラーム出
力は発生しない。
そして、ST1信号とSD信号の時間関係が守られてい
ず、ST1信号の立下り変化点がSD信号の公称中央でない
場合のST1信号１とSD信号４を第３図の（ａ），（ｂ）
に示し入力9,入力10,出力12,出力14を第３図の（ｃ），
（ｄ），（ｅ），（ｆ）に示す。この第３図に示すよう
にCCITT勧告に定められたST1信号とSD信号の時間関係が
守られていなければ、アラーム出力が発生する。
ず、ST1信号の立下り変化点がSD信号の公称中央でない
場合のST1信号１とSD信号４を第３図の（ａ），（ｂ）
に示し入力9,入力10,出力12,出力14を第３図の（ｃ），
（ｄ），（ｅ），（ｆ）に示す。この第３図に示すよう
にCCITT勧告に定められたST1信号とSD信号の時間関係が
守られていなければ、アラーム出力が発生する。
変復調装置の送信タイミングとしてST2信号を使用す
る設定の場合も同様な動作を行う。
る設定の場合も同様な動作を行う。
以上説明したように本発明は、DTEインタフエースの
送信タイミング信号と送信データ信号の時間関係が守ら
れていず、データがスリツプする場合にアラームを出力
できるという効果を有する。
送信タイミング信号と送信データ信号の時間関係が守ら
れていず、データがスリツプする場合にアラームを出力
できるという効果を有する。
特に端末側と変復調装置側の送信タイミング設定が整
合しないような設定ミス、例えば、端末側がST1設定，
変復調装置側がST2設定のような設定ミスの場合にはア
ラームが発生し、いち早く知ることができるという効果
がある。
合しないような設定ミス、例えば、端末側がST1設定，
変復調装置側がST2設定のような設定ミスの場合にはア
ラームが発生し、いち早く知ることができるという効果
がある。
第１図は本発明の一実施例を示すブロツク図、第２図お
よび第３図は第１図の動作説明に供するタイムチヤート
である。 ２……変復調部、５……選択器、7,8……タイミング発
生回路、11……AND回路、13……保持回路、15……表示
回路。
よび第３図は第１図の動作説明に供するタイムチヤート
である。 ２……変復調部、５……選択器、7,8……タイミング発
生回路、11……AND回路、13……保持回路、15……表示
回路。
Claims (1)
- 【請求項１】変復調装置において、DTEインタフエース
信号の送信タイミング信号の立下り変化点から予め定め
られた時間範囲で１となる信号を発生する第１のタイミ
ング発生回路と、送信データ信号の立下りおよび立上り
変化点から予め定められた時間範囲で１となる信号を発
生する第２のタイミング発生回路と、前記第１および第
２のタイミング発生回路の出力のANDを入力とする保持
回路と、この保持回路の出力をアラーム出力とする表示
回路とを備えてなることを特徴とする変復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015030A JP2789762B2 (ja) | 1990-01-26 | 1990-01-26 | 変復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015030A JP2789762B2 (ja) | 1990-01-26 | 1990-01-26 | 変復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03220831A JPH03220831A (ja) | 1991-09-30 |
| JP2789762B2 true JP2789762B2 (ja) | 1998-08-20 |
Family
ID=11877437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015030A Expired - Lifetime JP2789762B2 (ja) | 1990-01-26 | 1990-01-26 | 変復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789762B2 (ja) |
-
1990
- 1990-01-26 JP JP2015030A patent/JP2789762B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03220831A (ja) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2789762B2 (ja) | 変復調装置 | |
| US5184121A (en) | Field sensor communication method and system | |
| JP2541439B2 (ja) | 通信制御装置 | |
| JPS59201562A (ja) | デ−タ変復調装置の変調モ−ド識別回路 | |
| JPS62159174A (ja) | 同期信号処理回路 | |
| JPS617756A (ja) | 通信装置 | |
| JP2545952B2 (ja) | 通信制御装置 | |
| JPS6128257A (ja) | デ−タ回線折返し試験方法 | |
| SU731576A1 (ru) | Демодул тор широтно-модулированного сигнала | |
| JP3495213B2 (ja) | コンデンサ結合型差動入力の入力偏差成分除去回路及びその方法 | |
| JP2833829B2 (ja) | 復調装置 | |
| JPH04287596A (ja) | フィールド計器用コミュニケータ | |
| JP3315723B2 (ja) | データ復調器 | |
| JPS6376652A (ja) | クロツク切替回路 | |
| SU711569A1 (ru) | Устройство дл выделени кода | |
| JPH05130088A (ja) | データ通信方式及び伝送速度設定回路 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JPH0851458A (ja) | シリアルデータの変復調方式 | |
| KR19990061877A (ko) | 피포 제어회로 | |
| JPS59128849A (ja) | モデムを利用したデ−タ伝送方式 | |
| JPH1188442A (ja) | データ通信装置 | |
| Postel | Discussion on RCTE | |
| JPS6180928A (ja) | 通信制御装置 | |
| JPH03258043A (ja) | Ａｉｓ送出装置 |