JPS60194813A - クロスオ−バ−歪低減回路 - Google Patents
クロスオ−バ−歪低減回路Info
- Publication number
- JPS60194813A JPS60194813A JP5060484A JP5060484A JPS60194813A JP S60194813 A JPS60194813 A JP S60194813A JP 5060484 A JP5060484 A JP 5060484A JP 5060484 A JP5060484 A JP 5060484A JP S60194813 A JPS60194813 A JP S60194813A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- crossover distortion
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は／母ワー集積回路の出力段のクロスオーバー歪
低減回路に関する。
低減回路に関する。
従＊、笛１Ｍπ云へｈスカｎどμ、布１１パワートラン
・ジスタＱ１に対する下側パワートランジスタＱｚのペ
ースに、該トランジスタのドライブ用トランジスタＱ３
のコレクタ側抵抗Ｒ１を介して外付容量Ｃ工（比較的大
容量が必要とされる）を接続し、この容量Ｃ□に蓄積さ
れた電荷によシ下側パワートランジスタＱ２のオン時間
を小さくシ、クロスオー・々−歪等の低減を行なう。
・ジスタＱ１に対する下側パワートランジスタＱｚのペ
ースに、該トランジスタのドライブ用トランジスタＱ３
のコレクタ側抵抗Ｒ１を介して外付容量Ｃ工（比較的大
容量が必要とされる）を接続し、この容量Ｃ□に蓄積さ
れた電荷によシ下側パワートランジスタＱ２のオン時間
を小さくシ、クロスオー・々−歪等の低減を行なう。
このように従来技術の場合、外付容量Ｃ□が必要であシ
、このため集積回路化するとき外部導出端子（ビン）が
１ビン多く必要となシ、外付素子数も増えるという問題
があった。
、このため集積回路化するとき外部導出端子（ビン）が
１ビン多く必要となシ、外付素子数も増えるという問題
があった。
低消費電力化のため、無信号時の電源電流を減らすため
に極力、出力段のアイドル電流を７１％さくする。この
場合クロスオーツ々−歪の発生７５（見られる。逆にア
イドル電流を大きくするとクロスオーバー歪は減少する
。そこで有信号時のみ、出力信号レベルに応じて出力段
のアイドル電流を増加せしめ、無信号時の電源電流はそ
のままでも、外部導出端子、外付容量に増やすことなく
クロスオーバー歪を軽減することを目的とする。
に極力、出力段のアイドル電流を７１％さくする。この
場合クロスオーツ々−歪の発生７５（見られる。逆にア
イドル電流を大きくするとクロスオーバー歪は減少する
。そこで有信号時のみ、出力信号レベルに応じて出力段
のアイドル電流を増加せしめ、無信号時の電源電流はそ
のままでも、外部導出端子、外付容量に増やすことなく
クロスオーバー歪を軽減することを目的とする。
本発明は、出力電流またはドライブ電流の一部をフィル
タ（集積回路内部のＣＲ）にて平滑し、その電圧を高入
力インピーダンスのエミッタフォロワで受けて、その出
力電圧に応じた電流をｉ４ワ一段のアイドル電流を決定
している回路部に帰還することによシ、アイドル電流を
増加せしめクロスオーバー歪の低減を行なうようにした
ものである。
タ（集積回路内部のＣＲ）にて平滑し、その電圧を高入
力インピーダンスのエミッタフォロワで受けて、その出
力電圧に応じた電流をｉ４ワ一段のアイドル電流を決定
している回路部に帰還することによシ、アイドル電流を
増加せしめクロスオーバー歪の低減を行なうようにした
ものである。
以下図面を参照して本発明の一実施例を説明する。第２
図は同実施例の回路図であるが、第１図と対応する個所
には同一符号を付して説明を省略する。図中１はトラン
ジスタＱ３〜Ｑ、４、抵抗Ｒ１〜Ｒ８、定電流源２をそ
なえたパワ一段のアイドル電流を決定するバイアス回路
、Ｑ、４は上側パワートランジスタＱ、ドライブ用トラ
ンジスタ、Ｑｌ、はトランジスタＱ□ ドライブ電流°
の一部を取シ出すト”’；ンジスタ、Ｑｌ８はノリドラ
イバ段トランジスタ、Ｄ工は電流工。の流れ出すＡ点電
圧ｖＡを設定するダイオード、Ｄ２は検波電圧の放電防
止用ダイオード、３はコンデンサＣ２、抵抗Ｒ０をそナ
エた時定数回路（フィルタ）、Ｄ３〜Ｄ６は電圧ｖＡ制
限用ダイオード、４はトランジスタＱ１ｒ ＋ Ｑｌａ
、抵抗ＲＩＯをそなえたエミッタフォロワ、５はトラ
ンジスタＱ１０、抵抗Ｒ１１をそなえたアイドル電流制
御用回路である。
図は同実施例の回路図であるが、第１図と対応する個所
には同一符号を付して説明を省略する。図中１はトラン
ジスタＱ３〜Ｑ、４、抵抗Ｒ１〜Ｒ８、定電流源２をそ
なえたパワ一段のアイドル電流を決定するバイアス回路
、Ｑ、４は上側パワートランジスタＱ、ドライブ用トラ
ンジスタ、Ｑｌ、はトランジスタＱ□ ドライブ電流°
の一部を取シ出すト”’；ンジスタ、Ｑｌ８はノリドラ
イバ段トランジスタ、Ｄ工は電流工。の流れ出すＡ点電
圧ｖＡを設定するダイオード、Ｄ２は検波電圧の放電防
止用ダイオード、３はコンデンサＣ２、抵抗Ｒ０をそナ
エた時定数回路（フィルタ）、Ｄ３〜Ｄ６は電圧ｖＡ制
限用ダイオード、４はトランジスタＱ１ｒ ＋ Ｑｌａ
、抵抗ＲＩＯをそなえたエミッタフォロワ、５はトラ
ンジスタＱ１０、抵抗Ｒ１１をそなえたアイドル電流制
御用回路である。
第２図において有信号時、ドライブ電流（トランジスタ
Ｑ１４のコレクタ電流）の一部である電流稲をｉＤ＝
ｌｍ５ｉｎ ωｔ （ＩＨはｉＤのピーク値）とすると
、検波出力電圧であるＡ点の平均電圧■。は■えキＩＩ
” Ｒ９／’となる。従って検波回路の出力電流Ｉ Ｏ
ｉｄ ＩＯ＝ （ＶＡ−３ＶＦ）／１’Ｌ１１ （Ｖ、
［Ｎ接合の順方向電圧）となる。（但し３ｖＦ＜ＶＡ〈
４ｖＦの範囲内で）ドライブ電流の一部である電流ｉＤ
は、ダイオードＤ、、Ｄ２を経て抵抗Ｒ９、コンデンサ
Ｃ２からなる時定数回路３によシ検波（整流）される。
Ｑ１４のコレクタ電流）の一部である電流稲をｉＤ＝
ｌｍ５ｉｎ ωｔ （ＩＨはｉＤのピーク値）とすると
、検波出力電圧であるＡ点の平均電圧■。は■えキＩＩ
” Ｒ９／’となる。従って検波回路の出力電流Ｉ Ｏ
ｉｄ ＩＯ＝ （ＶＡ−３ＶＦ）／１’Ｌ１１ （Ｖ、
［Ｎ接合の順方向電圧）となる。（但し３ｖＦ＜ＶＡ〈
４ｖＦの範囲内で）ドライブ電流の一部である電流ｉＤ
は、ダイオードＤ、、Ｄ２を経て抵抗Ｒ９、コンデンサ
Ｃ２からなる時定数回路３によシ検波（整流）される。
Ａ点から見たトランジスタ。１７のペース側のインピー
ダンスはＬ：ｔＲｌｏＸｈＦつであシ、無視してよい。
ダンスはＬ：ｔＲｌｏＸｈＦつであシ、無視してよい。
検波電圧ＶＡはエミッタフォロワ４を経てアイドル電流
制御用トランジスタＱ□。
制御用トランジスタＱ□。
のペースに印加され、該トランジスタＱ１９のコレクタ
電流が工。となる。この電流工。はトランジスタＱ□１
のエミック電流の一部となシ、電流■。が増加するとト
ランジスタＱ工ａ、Ｑ□４ そしてＱ□２の電流も増加
し、パワートランジスタＱ、のペース電流が増え、アイ
ドル電流ｌ１ｄｌｅが増加するものである。
電流が工。となる。この電流工。はトランジスタＱ□１
のエミック電流の一部となシ、電流■。が増加するとト
ランジスタＱ工ａ、Ｑ□４ そしてＱ□２の電流も増加
し、パワートランジスタＱ、のペース電流が増え、アイ
ドル電流ｌ１ｄｌｅが増加するものである。
一方無信号時は、エミッタフォロワ４が駆動されず、電
流Ｉ。が流れないからアイドル電流工１ｄｌｅはバイア
ス回路１で設定された小さな値をとるものである。
流Ｉ。が流れないからアイドル電流工１ｄｌｅはバイア
ス回路１で設定された小さな値をとるものである。
ここで時定数回路３の放電時の時定数ｔは、ダイオード
Ｄ２があるためｔ＝Ｃ２Ｒ１ｏ−ｈ、ｉとなるので、Ｃ
２の値は５０ｐト１００ｐＦて工く集積回路内に組み込
むことができる。ダイオードＤ３〜Ｄ６は検波電圧ｖＡ
が上昇した時の過度の帰還に・よる不安定動作を防ぐた
め、該電圧ｖＡを制限するだめのものである。
Ｄ２があるためｔ＝Ｃ２Ｒ１ｏ−ｈ、ｉとなるので、Ｃ
２の値は５０ｐト１００ｐＦて工く集積回路内に組み込
むことができる。ダイオードＤ３〜Ｄ６は検波電圧ｖＡ
が上昇した時の過度の帰還に・よる不安定動作を防ぐた
め、該電圧ｖＡを制限するだめのものである。
第３図は第２図の回路部１１の変形例である。
このものは第２図の電圧■□制限用ダイオードＤ３〜Ｄ
６ （ｖＡを制限してＩ。を制限）の代シに、トランジ
スタＱ２１、抵抗Ｒ２□ＩＲ２□、ダイオードＤ２□
、Ｄ２２で電流■。を制限するようにした場合の例であ
る。ここで検波電圧ｖＡがかなシ高くなっても、トラン
ジスタＱ２□のコレクタ、エミッタ間電圧がダイオード
Ｄ２１ ｒ Ｄ２２の順方向電圧ｖＦで決定されるため
、トランジスタＱ４１がオフとなって電流工。を制限す
るものである。
６ （ｖＡを制限してＩ。を制限）の代シに、トランジ
スタＱ２１、抵抗Ｒ２□ＩＲ２□、ダイオードＤ２□
、Ｄ２２で電流■。を制限するようにした場合の例であ
る。ここで検波電圧ｖＡがかなシ高くなっても、トラン
ジスタＱ２□のコレクタ、エミッタ間電圧がダイオード
Ｄ２１ ｒ Ｄ２２の順方向電圧ｖＦで決定されるため
、トランジスタＱ４１がオフとなって電流工。を制限す
るものである。
第４図はダイオードＤ１に直列にダイオードＤ２ｇを設
けて、電流工。の流れ出す電圧ｖＡのレベルを変更した
場合の例である。
けて、電流工。の流れ出す電圧ｖＡのレベルを変更した
場合の例である。
以上説明した如く本発明によれば、集積回路に外部導出
端子、外付容量を増やすことなく、消費電流も低減し、
クロスオーバー歪を低減できるクロスオーバー歪低減回
路が提供できるものである。
端子、外付容量を増やすことなく、消費電流も低減し、
クロスオーバー歪を低減できるクロスオーバー歪低減回
路が提供できるものである。
第１図は従来のクロスオーバー歪低減回路の説明図、第
２図は本発明の一実施例の回路説明図、第３図、第４図
は本発明の異なる実施例の回路説明図である。 １・・・バイアス回路、３・・・時定数回路、４・・・
エミッタフォロワ、５・・・アイドル電流制御用回路、
Ｄ２・・・検波電圧放電防止用ダイオード、Ｑｌ ｒＱ
２・・・パワ一段トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
２図は本発明の一実施例の回路説明図、第３図、第４図
は本発明の異なる実施例の回路説明図である。 １・・・バイアス回路、３・・・時定数回路、４・・・
エミッタフォロワ、５・・・アイドル電流制御用回路、
Ｄ２・・・検波電圧放電防止用ダイオード、Ｑｌ ｒＱ
２・・・パワ一段トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- 出力電流に応じた電流の一部を検波するための時定数回
路を集積回路チップ内に有し、上記検波された電圧の放
電を防ぐダイオードと、上記検波された電圧を入力とす
る高入力インピーダンスのエミッタフォロワ回路を有し
、該エミッタフォロワ回路の出力電圧に応じてパワ一段
のアイドル電流を決定するバイアス回路に上記検波され
た電圧に応じた電流を帰還するためのトランジスタ回路
を有することを特徴とするクロスオーバー歪低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060484A JPS60194813A (ja) | 1984-03-16 | 1984-03-16 | クロスオ−バ−歪低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060484A JPS60194813A (ja) | 1984-03-16 | 1984-03-16 | クロスオ−バ−歪低減回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60194813A true JPS60194813A (ja) | 1985-10-03 |
Family
ID=12863566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5060484A Pending JPS60194813A (ja) | 1984-03-16 | 1984-03-16 | クロスオ−バ−歪低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194813A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680906A (en) * | 1979-12-05 | 1981-07-02 | Hitachi Ltd | Acoustic power amplifier |
| JPS5979613A (ja) * | 1982-09-24 | 1984-05-08 | エツセジ−エツセ−アテイイ−エツセ・コンポネンテイ・エレツトロニ−チ・ソチエタ・ペル・アノニマ | 音声増幅用パワ−アンプ |
-
1984
- 1984-03-16 JP JP5060484A patent/JPS60194813A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680906A (en) * | 1979-12-05 | 1981-07-02 | Hitachi Ltd | Acoustic power amplifier |
| JPS5979613A (ja) * | 1982-09-24 | 1984-05-08 | エツセジ−エツセ−アテイイ−エツセ・コンポネンテイ・エレツトロニ−チ・ソチエタ・ペル・アノニマ | 音声増幅用パワ−アンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US6204646B1 (en) | Power supply device | |
| US4184087A (en) | Window discriminator or voltage range sensor | |
| JPS60194813A (ja) | クロスオ−バ−歪低減回路 | |
| JPH0339426B2 (ja) | ||
| US5122683A (en) | Ecl circuit with feedback controlled pull down in output | |
| JPH11266374A (ja) | クランプ回路 | |
| JPH0514767A (ja) | クランプ回路 | |
| JPS63167639A (ja) | 充電回路 | |
| JP3097048B2 (ja) | ピーク電流ホールド回路 | |
| JP3461879B2 (ja) | 半導体集積回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH01194796A (ja) | コントローラの入力回路 | |
| JPS6012156Y2 (ja) | 出力回路 | |
| JPH062347Y2 (ja) | 信号切換回路 | |
| JPH0834415B2 (ja) | コンパレ−タ回路 | |
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 | |
| JPH07118791B2 (ja) | Ａｂｌコントラスト回路 | |
| JPH04165410A (ja) | 直流電源装置 | |
| JPS62165431A (ja) | エミツタ結合ａｎｄゲ−ト回路 | |
| JPS63184119A (ja) | 定電圧源回路 | |
| JPH048134A (ja) | 直流駆動回路用のバックアップ電源回路 | |
| JPS58116064A (ja) | 直流電源装置のダミ−回路 | |
| JPH06204851A (ja) | 論理回路の出力回路 | |
| JPS63174558A (ja) | 電源回路 |