JPS60194546A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60194546A
JPS60194546A JP59049109A JP4910984A JPS60194546A JP S60194546 A JPS60194546 A JP S60194546A JP 59049109 A JP59049109 A JP 59049109A JP 4910984 A JP4910984 A JP 4910984A JP S60194546 A JPS60194546 A JP S60194546A
Authority
JP
Japan
Prior art keywords
cavity
semiconductor device
internal leads
bonding
internal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59049109A
Other languages
English (en)
Inventor
Atsushi Onodera
篤 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Hitachi Ome Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd, Hitachi Ome Electronic Co Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP59049109A priority Critical patent/JPS60194546A/ja
Publication of JPS60194546A publication Critical patent/JPS60194546A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、半導体装置、特にセラミックパッケージから
なる半導体装置の信頼性向上および生産性向上に適用し
て有効な技術に関するものである。
［背景技術］ 通常、セラミックパッケージからなる半導体装置に使用
するパッケージは、そのコーナーがほぼ直角からなる四
角形のキャビティを有しており、そのキャビティ周囲に
は、同じくコーナーがほぼ直角形状の内部リード載設部
が形成されている構造からなっている。
そして、前記半導体装置はそのキャビティのほぼ中心に
取り付けられたベレットのポンディングパッドと、それ
に対応する内部リードのボンディング部である内部リー
ド端部とをアルミニウム、金等のワイヤでボンディング
することにより外部リードとの電気的導３ｍを行ってい
るものである（たとえば特開昭５２−１３７９　ｓ　１
号公報）。
ところが、前記形状のパッケージからなる半導体装置の
ワイヤボンディングでは、特にキャビティ中心より最も
離れているコーナ一部において、内部リード端部のボン
ディングが不完全になる領向があり、そのため製造の歩
留り低下や製品の経時的不良発生等の種々の問題を生じ
ることが本発明者により見い出された。
また、その後の本発明者による検討の結果、次の事実が
明らかにされた。
すなわち、通常ワイヤボンディングは、ベレットを取り
付けた後のパッケージ基板を、その裏面部で試料台の上
に保持し、その状態でボンディングツールを用いてボン
ディング部に超音波エネルギ等を加えることにより行わ
れる。
このパッケージを保持するための試料台は、一般に、先
端がほぼ同一面上に形成された四角形状の中空体からな
り、その中空体のフレーム先端部にパッケージ裏面を載
置し、該中空体内部を減圧状態にすることによりバアケ
ージ基板を吸引して固定するものである。
一方、セラミックパッケージ基板は高温焼成して製造さ
れるため、基板の裏面部にはある程度のそりが生じてい
ることが多い。
このように、その裏面にそりがあるパッケージ基板を前
記試料台上に載置した場合は、試料台フレームとパンケ
ージ裏面の間に、必然的にある程度の隙間ができること
になる。それ故、このようなパッケージ基板を真空吸引
固定した場合は、リークした状態になるため、その固定
強度は不十分なものとなる。その状態で内部リード端部
に超音波でワイヤボンディングを行うと、パッケージ自
体が振動するため完全なボンディングが行い得す、結果
としてボンディングの強度が低いものとなってしまう。
この振動は、キャビティの中心から遠い内部リード端部
はと大きくなると考えられる。
また、パンケージ基板裏面にそりがある場合、ている場
合はパッケージ裏面中心部から離れた位置はど大きくな
る傾向がある。それ故、ボンディングを行う場合、ボン
ディングツールの超音波発生部であるウェッジで内部リ
ード端部上に載置したワイヤ上部を上方より押さえ付け
た状態で超音波を発生させるが、その際にパッケージ基
板に上下動が生じることになる。このパッケージ基板の
上下動は、該基板裏面中心、換言すればキャビティ中心
より離れた位置の内部リード端部にボンディングすると
き程大きく、そのために超音波エネルギが伝わりに＜＜
、該リード端部におけるワイヤボンディングの強度も低
いものになってしまう。
なお、前記問題に加えて、特に載設部コーナーの内部リ
ードでは、該端部から最寄りのポンディングパッドまで
の距離が長いため、ボンディング所要時間が長くなって
しまうという問題もある。
［発明の目的］ 本発明の目的は、セラミックパッケージからなる半導体
装置の信頼性向上に適用して有効な技術を提供すること
にある。
本発明の他の目的は、半導体装置の生産性向上に有効な
技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、セラミックパッケージからなる半導体装置に
おいて、キャビティ周囲に形成されている内部リードの
載設部コーナーにおける内部リード端部をキャビティ中
心に近付けた構造にすることにより、該リード端部のワ
イヤボンディングの際の振動を減少させることができ、
ボンディング強度の向上を達成するものである。
［実施例１］ 第１図（ａｉは、本発明による実施例１であるセラミッ
クパッケージからなる半導体装置を、断面図で示したも
ので、第１図（ｂｌは該半導体装置の封止前の状態をそ
の平面図で示したものである。
本実施例１の半導体装置は、キャビティ１の周囲に内部
リード２の載設部３が形成されたパッケージ基板４を有
し、該キャビティ１のほぼ中央部にはベレット５が取り
付けられ、該ベレットのポンディ”ングパソドと内部リ
ード２の端子とがアルミニウムのワイヤ６で超音波ボン
ディングされた後、低融点ガラス７を介してセラミック
のキャップ８でキャビティ１を気密封止してなるもので
あり、さらに、パッケージ基板４の側面には内部リード
２と電気的に導通された外部リード９が付設されている
ものである。
本発明１は、第１図（ｂ）に示すように内部リード２の
載設部３のコーナーを弯曲または円弧形状にすることに
より、キャビティ中心から該コーナーにおける内部リー
ド２ａの端部までの距離を短くした構造になっている。
内部リード２の載設部のコーナーを前記構造にすること
により、該コーナーの内部リード２ａの端部でワイヤボ
ンディングする際、試料台（図示せず）上に固定したパ
ンケージ基板の横振れおよび上下動等の振動を減少させ
ることができるので、該内部リード２においてもボンデ
ィング強度を向上させることができる。
さらに、内部リード２の載設部のコーナーを前記構造に
することにより、ペレットのポンディングパッドと該コ
ーナーにおける内部リード２ａの端部との距離、すなわ
ち、ボンディング距離を短縮できるので、生産能率の向
上を達成することもできる。
［実施例２］ 第２図は、本発明による実施例２である半導体装置の気
密封止前の状態を、その平面図で示したものである。
本実施例２である半導体装置は、内部リード２の載設部
３のコーナーの形状を２つの鈍角で形成することにより
、該コーナーにおける内部リード２ａの端部とキャビテ
ィ中心との距離を短縮した載設部を有するものである。
本実施例２の半導体装置については、前記実施例１と同
様な効果が得られる。
［実施例３］ 第３図は、本発明による実施例３である半導体装置の気
密封止前の状態を、平面図で示したものである。
本実施例３は、内部リード２の載設部３のコーナーを突
出した構造にし、該突出部上に内部リード２ａの端部を
延在せしめることにより、該端部とキャビティ中心との
距離を縮小せしめた載置部３を有するものである。
本実施例３である半導体装置についても、前記実施例１
と同様な効果が得られるものである。
なお、前記実施例１、実施例２および実施例３の半導体
装置に適用するセラミックからなるパンケージ基板４は
、各実施例に示す形状の型を用いて成型し、他は通常の
方法にて製造することができる。
［効果］ （１）、キャビティ周囲に内部リード載設部を有するセ
ラミックパッケージからなる半導体装置において、キャ
ビティ中心から載設部コーナーに形成された内部リード
端部までの距離を短くすることに′より、該内部リード
端部におけるワイヤボンディングの際、試料台上のパン
ケージ基板の振動を減少させることができるので、該端
部におけるワイヤボンディング強度を向上させることが
できる。
（２）、前記＋１１により、半導体装置の歩留りを向上
させることができる。
（３）、前記（１）により、径時的なボンディング離れ
等を防止できるので、半導体装置の信頼性を向上させる
ことができる。
（４）、前記（１）に示すように、キャビティ中心から
載設部コーナーの内部リード端部までの距離を短縮する
ことにより、ボンディング距離を短縮できるので、ボン
ディング工程の作業能率の向上を達成することができる
。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、内部リード載設部の形状は実施例に示すもの
でなく、キャビティ中心から載設部コーナーに形成され
た内部リード端部までの距離が縮小された形状であれば
如何なるものであってもよい。
また、実施例では載設部をキャビティ底部より上方に形
成したものを示したが、これに限るものでなくキャビテ
ィ底部と同一面上に形成したものであってもよいことは
いうまでもない。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるいわゆるサーディン
ブ型半導体装置に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば、いわゆるチッ
プキャリア型半導体装置等のセラミックパッケージから
なる半導体装置であれば如何なるものでも適用すること
ができるものである。
【図面の簡単な説明】
第１図（ａｌは、本発明による実施例１の半導体装置の
断面図、 第１図（ｂ）は、実施例１の半導体装置の気密封止前の
状態の平面図、 第２図は、本発明による実施例２の半導体装置に関する
気密封止前の状態の平面図、 第３図は、本発明による実施例３の半導体装置に関する
気密封止前の状態の平面図である。 １・・・キャビティ、２・・・内部リード、３・・・載
設部、４・・・パッケージ基板、５・・・ベレット、６
・・・ワイヤ、７・・・低融点ガラス、７．８・・・キ
ャンプ、９・・・外部り一ド。

Claims (1)

  1. 【特許請求の範囲】 １、キャビティ周囲に内部り；ドの載設部を有するセラ
    ミンクパッケージからなる半導体装置において、キャビ
    ティ中心から載設部コーナーに形成された内部リード端
    部までの距離が十分短くなるよう形成されていることを
    特徴とする半導体装置。 ２、内部リードの載設部コーナーが弯曲形状に形成され
    ていることを特徴とする特許請求の範囲第１項記載の半
    導体装置。 ３、内部リードの載設部コーナーが２以上の鈍角形状で
    形成されていることを特徴とする特許請求の範囲第１項
    記載の半導体装置。 ４、内部リードの載設部コーナーが内側方向に突出した
    形状で形成されていることを特徴とする特許請求の範囲
    第１項記載の半導体装置。
JP59049109A 1984-03-16 1984-03-16 半導体装置 Pending JPS60194546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59049109A JPS60194546A (ja) 1984-03-16 1984-03-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59049109A JPS60194546A (ja) 1984-03-16 1984-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS60194546A true JPS60194546A (ja) 1985-10-03

Family

ID=12821904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59049109A Pending JPS60194546A (ja) 1984-03-16 1984-03-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS60194546A (ja)

Similar Documents

Publication Publication Date Title
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
JP2007096042A (ja) 半導体装置
JPS60194546A (ja) 半導体装置
JPH01241831A (ja) 半導体集積回路装置の樹脂封止方法
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JPH01187841A (ja) 半導体装置
JP2000196005A (ja) 半導体装置
JPH0864748A (ja) 半導体装置及びその製造方法
KR100373891B1 (ko) 반도체장치
JP2812313B2 (ja) 半導体装置
JP7576927B2 (ja) 半導体素子及び半導体素子製造方法
JPS5930538Y2 (ja) 半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法
JPS60136344A (ja) 半導体装置
JPH04267545A (ja) 樹脂封止型半導体装置
JPH06204389A (ja) 半導体装置及びその製造方法
JPH0498861A (ja) 樹脂封止型半導体装置
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
JP2001291734A (ja) ワイヤボンディング方法およびワイヤボンディング装置
JPH088285A (ja) 半導体装置
JPH03105957A (ja) 半導体集積回路装置
KR20020072445A (ko) 반도체 패키지용 리드프레임
JPH07193179A (ja) リードフレーム
JPH04150065A (ja) 半導体パッケージ用リードフレーム