JPS6018932A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6018932A JPS6018932A JP58126655A JP12665583A JPS6018932A JP S6018932 A JPS6018932 A JP S6018932A JP 58126655 A JP58126655 A JP 58126655A JP 12665583 A JP12665583 A JP 12665583A JP S6018932 A JPS6018932 A JP S6018932A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- cell
- semiconductor device
- gate array
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、G/Aの構造に関する。最近、セミカスタム
な半導体素子としてG/Aが脚光をあびている。その中
でも、設計の自動化による短納期化を進めるために、配
線層(はとんどAn配線)を二層以上使用することが多
くなってきている。
な半導体素子としてG/Aが脚光をあびている。その中
でも、設計の自動化による短納期化を進めるために、配
線層(はとんどAn配線)を二層以上使用することが多
くなってきている。
ところが、これによる欠点として、搭載できるトランジ
スタ数に比べ、チップサイズが大きくなる。
スタ数に比べ、チップサイズが大きくなる。
これは、自動設計を行なうために、トランジスタサイズ
を小さく出来ないこと、及び、配線層専有領域を必要と
するためである。チップサイズに比へ、トランジスター
数が少ないということは、たとえば、構成する回路で抵
抗、容量を多く必要とする時は、トランジスタをつぶし
て、抵抗、容量として使用する必要がある。あるいは、
RAM 。
を小さく出来ないこと、及び、配線層専有領域を必要と
するためである。チップサイズに比へ、トランジスター
数が少ないということは、たとえば、構成する回路で抵
抗、容量を多く必要とする時は、トランジスタをつぶし
て、抵抗、容量として使用する必要がある。あるいは、
RAM 。
ROMのように、トランジスタ一つ当りの専有面積が小
さな素子を搭載する場合に於いても不適であった。そこ
で、本発明は、G/Aでありながら配線領域下に、セル
以外の物を用意することにより、G / Aとしての効
率を下げることなく、別素子を作ることを可能にするも
のである。
さな素子を搭載する場合に於いても不適であった。そこ
で、本発明は、G/Aでありながら配線領域下に、セル
以外の物を用意することにより、G / Aとしての効
率を下げることなく、別素子を作ることを可能にするも
のである。
俤来G/Aに於いて、回路上で、抵抗を必要とする場合
、基本セル(第1図に示す)(OMO3G/Aでは、2
対あるいは6対のPチャネルトランジスタ101及びN
チャネルトランジスタ102)の、ポリシリコンのゲー
ト電極106もしくは、トランジスタの拡散層領域10
4を用いていた。
、基本セル(第1図に示す)(OMO3G/Aでは、2
対あるいは6対のPチャネルトランジスタ101及びN
チャネルトランジスタ102)の、ポリシリコンのゲー
ト電極106もしくは、トランジスタの拡散層領域10
4を用いていた。
この方法では抵抗を形成する毎に、セルをつぶさなけれ
ばならなくなるため、ゲート利用効率が低下する。そこ
で、この欠点を補うのが、本発明である。
ばならなくなるため、ゲート利用効率が低下する。そこ
で、この欠点を補うのが、本発明である。
第2図が、本実施例で、セル201及びセル204の間
に、ポリシリコン抵抗素子202及び、拡散層素子20
3を用意しである。拡散層素子206は、基板電位をと
ることにより容量素子としても利用出来るようにする。
に、ポリシリコン抵抗素子202及び、拡散層素子20
3を用意しである。拡散層素子206は、基板電位をと
ることにより容量素子としても利用出来るようにする。
たとえば第6図のように、抵抗601と、容量602を
接続する場合・上記のポリシリコン抵抗素子202を抵
抗301として、容量302を、拡散層素子203を用
いることにより容易に形成出来る。
接続する場合・上記のポリシリコン抵抗素子202を抵
抗301として、容量302を、拡散層素子203を用
いることにより容易に形成出来る。
第1図は、従来のセルの回路例を示す図◇第2図は本発
明のセルの回路例を示す図。 第3図は抵抗と容量をもつ回路例を示す図。 第2図に於いて、202がポリシリコン抵抗、203は
拡散層抵抗である。 以 上
明のセルの回路例を示す図。 第3図は抵抗と容量をもつ回路例を示す図。 第2図に於いて、202がポリシリコン抵抗、203は
拡散層抵抗である。 以 上
Claims (1)
- 配線工程によって任意の回路構成を行なうマスタースラ
イス半導体素子、通称ゲートアレー(G/Aと略記)で
、マスタースライスな配線層を2層以上有する素子であ
ること・マスタースライス工程以前の工程(バルク工程
と記述)で多結晶シリコン及び拡散層を設けること、該
層を回路構成上必要となる抵抗及び容量として用いるこ
とを可能とし、しかも、マスタースライス工程以降で、
任意に使用することを可能であることを特徴とする半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58126655A JPS6018932A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58126655A JPS6018932A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6018932A true JPS6018932A (ja) | 1985-01-31 |
Family
ID=14940588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58126655A Pending JPS6018932A (ja) | 1983-07-12 | 1983-07-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6018932A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61144056A (ja) * | 1984-12-18 | 1986-07-01 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
JPS61214459A (ja) * | 1985-03-19 | 1986-09-24 | Toshiba Corp | 半導体装置 |
JPS62256468A (ja) * | 1986-04-28 | 1987-11-09 | Nec Corp | 半導体集積回路 |
JPH04101104U (ja) * | 1991-02-01 | 1992-09-01 | 国際電気株式会社 | 無人搬送車停止位置決めクランプ機構 |
US5281835A (en) * | 1989-06-14 | 1994-01-25 | Fujitsu Limited | Semi-custom integrated circuit device |
-
1983
- 1983-07-12 JP JP58126655A patent/JPS6018932A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61144056A (ja) * | 1984-12-18 | 1986-07-01 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
JPS61214459A (ja) * | 1985-03-19 | 1986-09-24 | Toshiba Corp | 半導体装置 |
JPS62256468A (ja) * | 1986-04-28 | 1987-11-09 | Nec Corp | 半導体集積回路 |
US5281835A (en) * | 1989-06-14 | 1994-01-25 | Fujitsu Limited | Semi-custom integrated circuit device |
JPH04101104U (ja) * | 1991-02-01 | 1992-09-01 | 国際電気株式会社 | 無人搬送車停止位置決めクランプ機構 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5138437A (en) | Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner | |
JPS6018932A (ja) | 半導体装置 | |
IE802706L (en) | Semiconductor manufacture | |
JPS58148443A (ja) | 半導体集積回路装置 | |
JPS5835969A (ja) | 半導体装置 | |
JPS6074665A (ja) | 半導体装置の製造方法 | |
JPS6018952A (ja) | 半導体装置 | |
JPH02216862A (ja) | 半導体装置 | |
JPH036858A (ja) | マスタスライス方式半導体集積回路装置 | |
JPH04107964A (ja) | 半導体集積回路装置 | |
JPH03259549A (ja) | 半導体集積回路 | |
JPH0319267A (ja) | 半導体集積回路装置 | |
JPS63252442A (ja) | 集積回路 | |
JPS6066449A (ja) | ゲ−トアレ−素子 | |
JPH02192165A (ja) | アレイ方式半導体集積回路 | |
US3364397A (en) | Semiconductor network inverter circuit | |
JPH0376144A (ja) | 半導体集積回路 | |
JPH05167048A (ja) | ゲートアレー | |
JPH02209769A (ja) | マスタスライス方式の半導体集積回路装置 | |
JPH04368175A (ja) | マスタスライスlsi | |
EP0073019A3 (en) | Memory device and process for manufacturing the same | |
JPH0394465A (ja) | 半導体装置の製造方法 | |
JPH02306649A (ja) | 半導体集積回路装置 | |
JPH07130970A (ja) | 半導体集積回路装置 | |
JPS59215743A (ja) | 大規模集積回路装置 |