JPH02306649A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02306649A JPH02306649A JP12912289A JP12912289A JPH02306649A JP H02306649 A JPH02306649 A JP H02306649A JP 12912289 A JP12912289 A JP 12912289A JP 12912289 A JP12912289 A JP 12912289A JP H02306649 A JPH02306649 A JP H02306649A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- elements
- circuit device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 5
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係り、特に容量素子を内
部に含むマスタースライス方式の半導体集積回路装置に
関する。
部に含むマスタースライス方式の半導体集積回路装置に
関する。
従来、容量素子を内部に含むマスタースライス方式半導
体集積回路装置では、あらかじめ規則的に配置されたト
ランジスタや、ダイオード等の能動素子、及び抵抗や、
容量等の受動素子を配線接続する事により、所望の回路
機能を実現している。
体集積回路装置では、あらかじめ規則的に配置されたト
ランジスタや、ダイオード等の能動素子、及び抵抗や、
容量等の受動素子を配線接続する事により、所望の回路
機能を実現している。
能動素子及び受動素子の使用数は、実現しようとする回
路機能により異なる為、あらかじめ余裕をもった個数配
置している。従って、大多数の回路において、能動素子
及び受動素子の中には未使用素子が存在する。これら未
使用素子は、全く配線接続されず、未使用容量素子も接
続されないままであった。
路機能により異なる為、あらかじめ余裕をもった個数配
置している。従って、大多数の回路において、能動素子
及び受動素子の中には未使用素子が存在する。これら未
使用素子は、全く配線接続されず、未使用容量素子も接
続されないままであった。
一方で、上述の様な半導体集積回路装置を通信装置等に
実装する場合、電源電圧の安定化の為に、半導体集積回
路装置の電源端子と接地端子間に外部素子として容量素
子を接続するという事が行なわれている。
実装する場合、電源電圧の安定化の為に、半導体集積回
路装置の電源端子と接地端子間に外部素子として容量素
子を接続するという事が行なわれている。
前述した従来の容量素子を内部に含むマスタースライス
方式の半導体集積回路装置では、内部に使用していない
容量素子が余っていながら、電源端子と接地端子との間
に外部容量素子を接続するという様なことが行なわれて
おり、また容量素子を接続せず、半導体集積回路装置の
単独使用では、電源ノイズに対して非常に弱いという欠
点があった。
方式の半導体集積回路装置では、内部に使用していない
容量素子が余っていながら、電源端子と接地端子との間
に外部容量素子を接続するという様なことが行なわれて
おり、また容量素子を接続せず、半導体集積回路装置の
単独使用では、電源ノイズに対して非常に弱いという欠
点があった。
本発明の目的は、前記欠点が解決され、外部容量素子を
使用せずとも、電源ノイズに対して強く、誤動作を生じ
ることがないようにした半導体集積回路装置を提供する
ことにあ名。
使用せずとも、電源ノイズに対して強く、誤動作を生じ
ることがないようにした半導体集積回路装置を提供する
ことにあ名。
本発明の構成は、使用されていない回路素子を半導体基
板内に備えた半導体集積回路装置において、前記回路素
子のうち容量性となる素子を電源端子間に接続したこと
を特徴とする。
板内に備えた半導体集積回路装置において、前記回路素
子のうち容量性となる素子を電源端子間に接続したこと
を特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の半導体集積回路装置を
示す等価回路図である。第１図において、能動素子回路
３が容量素子６，７に接続され、所望の回路機能が実現
されている。ここで、容量素子４．５は、本来の回路機
能としては不要となるが、この容量素子４，５を電源端
子１と接地端子２との間に接続する事により、電源電圧
の安定化を図っている。この様に、従来ならば未使用と
なる容量素子４．５を、電源端子１と接地端子２との間
に接続し、従来外部に接続していた電源電圧安定化用の
容量素子不要化を可能とするものである。
示す等価回路図である。第１図において、能動素子回路
３が容量素子６，７に接続され、所望の回路機能が実現
されている。ここで、容量素子４．５は、本来の回路機
能としては不要となるが、この容量素子４，５を電源端
子１と接地端子２との間に接続する事により、電源電圧
の安定化を図っている。この様に、従来ならば未使用と
なる容量素子４．５を、電源端子１と接地端子２との間
に接続し、従来外部に接続していた電源電圧安定化用の
容量素子不要化を可能とするものである。
例えば、シリコン基板を用いて実現されるＣＭＯ８回路
の例を考えると、多結晶シリコン膜間に誘電体としてシ
リコン窒素膜を１００人程変成長し形成される容量素子
では、面積〔１０μｍ×１０μｍ＝１００μｍ’：ｌで
約０．７ｐＦの容量が形成できる。従って、面積１００
μｍ″で単位容量素子を構成した場合、１０００個で７
００ｐＦが実現でき、電源電圧安定化用容量素子として
実用可能な値である。特に容量素子の使用率が低いマス
タースライス方式の半導体集積回路装置はど、電源と接
地端子との間に接続可能な容量素子の容量値を大きくす
る事ができ、外部容量素子は不要化できる。また外部容
量素子が不要化できないまでも、電源ノイズに対して非
常に強い半導体集積回路装置が得られる。
の例を考えると、多結晶シリコン膜間に誘電体としてシ
リコン窒素膜を１００人程変成長し形成される容量素子
では、面積〔１０μｍ×１０μｍ＝１００μｍ’：ｌで
約０．７ｐＦの容量が形成できる。従って、面積１００
μｍ″で単位容量素子を構成した場合、１０００個で７
００ｐＦが実現でき、電源電圧安定化用容量素子として
実用可能な値である。特に容量素子の使用率が低いマス
タースライス方式の半導体集積回路装置はど、電源と接
地端子との間に接続可能な容量素子の容量値を大きくす
る事ができ、外部容量素子は不要化できる。また外部容
量素子が不要化できないまでも、電源ノイズに対して非
常に強い半導体集積回路装置が得られる。
従来の容量素子を含むマスタースライス方式の半導体集
積回路装置が、未使用容量素子を配線接続しないにの対
し、本実施例ではこれら未使用容量素子を電源素子、接
地端子間に接続する。
積回路装置が、未使用容量素子を配線接続しないにの対
し、本実施例ではこれら未使用容量素子を電源素子、接
地端子間に接続する。
以上、本実施例はあらかじめ配置された複数の容量素子
を含むマスタースライス方式の半導体集積回路装置にお
いて、前記複数の容量素子の中で実現しようとしている
半導体集積回路装置の機能としては使用されていない容
量素子の一部または全ての容量素子の二電極の一方を電
源端子に、他方を接地端子に接続した事を特徴とする。
を含むマスタースライス方式の半導体集積回路装置にお
いて、前記複数の容量素子の中で実現しようとしている
半導体集積回路装置の機能としては使用されていない容
量素子の一部または全ての容量素子の二電極の一方を電
源端子に、他方を接地端子に接続した事を特徴とする。
第２図は本発明の第２の実施例の半導体集積回路装置を
示す等価回路図である。第２図において、本実施例では
、能動素子回路３の電源端子１および電源端子２との間
にＮチャンネルＭＯ３）ランジスタ８とＰチャンネ”ル
ＭＯ３）ランジスタ９とが接続されている。Ｎチャンネ
ルＭＯ３）ランジスタ８のソース、ドレイン、ゲート電
極は、電源端子１に接続され、基板電極は接地端子２に
接続されている。一方、ＰチャンネルＭＯＳトランジス
タ９のソース、ドレイン、ゲート電極は、接地端子２に
接続されており、基板電極は電源端子１に接続されてい
る。この様な構成であるから、ＮチャンネルＭＯ３）ラ
ンジスタ８とＰチャンネルＭＯ３）ランジスタ９とは、
電源端子１と接地端子２との間に接続された容量素子と
考える事が出来る。これは第１図の第１の実施例で説明
した容量素子４．５と同様な効果を発揮するものである
。
示す等価回路図である。第２図において、本実施例では
、能動素子回路３の電源端子１および電源端子２との間
にＮチャンネルＭＯ３）ランジスタ８とＰチャンネ”ル
ＭＯ３）ランジスタ９とが接続されている。Ｎチャンネ
ルＭＯ３）ランジスタ８のソース、ドレイン、ゲート電
極は、電源端子１に接続され、基板電極は接地端子２に
接続されている。一方、ＰチャンネルＭＯＳトランジス
タ９のソース、ドレイン、ゲート電極は、接地端子２に
接続されており、基板電極は電源端子１に接続されてい
る。この様な構成であるから、ＮチャンネルＭＯ３）ラ
ンジスタ８とＰチャンネルＭＯ３）ランジスタ９とは、
電源端子１と接地端子２との間に接続された容量素子と
考える事が出来る。これは第１図の第１の実施例で説明
した容量素子４．５と同様な効果を発揮するものである
。
従って、能動素子としてあらかじめ配置されていたＭＯ
Ｓ）ランジスタの中で、従来ならば未使用となるＮチャ
ンネルＭＯ３）ランジスタ８およびＰチャンネルＭＯ３
）ランジスタ９を、容量素子として電源端子１と接地端
子２との間に接続し、これにより、電源ノイズに対して
非常に強い半導体集積回路装置が得られる。
Ｓ）ランジスタの中で、従来ならば未使用となるＮチャ
ンネルＭＯ３）ランジスタ８およびＰチャンネルＭＯ３
）ランジスタ９を、容量素子として電源端子１と接地端
子２との間に接続し、これにより、電源ノイズに対して
非常に強い半導体集積回路装置が得られる。
本発明の半導体集積回路装置では、本来の回路機能実現
の為、不要となった容量素子を電源端子、接地端子間に
接続する例もあるが、容量素子としては第２の実施例の
様に、ＭＯＳトランジスタを使用することも可能であり
、単に誘導体をはさんだ二電極の容量素子に限定される
ものではない。
の為、不要となった容量素子を電源端子、接地端子間に
接続する例もあるが、容量素子としては第２の実施例の
様に、ＭＯＳトランジスタを使用することも可能であり
、単に誘導体をはさんだ二電極の容量素子に限定される
ものではない。
要するに、容量性素子として利用できるものであれば良
い。
い。
以上説明したように、本発明によれば、従来電源電圧安
定用に外部に接続されていた容量素子を不要化する事が
でき、また外部容量素子を不要化できないまでも、電源
ノイズに対して非常に強い半導体集積回路装置を得るこ
とができる効果がある。
定用に外部に接続されていた容量素子を不要化する事が
でき、また外部容量素子を不要化できないまでも、電源
ノイズに対して非常に強い半導体集積回路装置を得るこ
とができる効果がある。
第１図は本発明の第１の実施例の半導体集積回路装置を
示す等価回路図、第２図は本発明の第２の実施例の半導
体集積回路袋を示す等価回路図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
・・・・・・能動素子回路、４． ５． ６． ７・・
・・・・容量素子、８・・・・・・ＮチャンネルＭＯ３
）ランジスタ、９・・・・・・ＰチャンネルＭＯ３）ラ
ンジスタ。
示す等価回路図、第２図は本発明の第２の実施例の半導
体集積回路袋を示す等価回路図である。 １・・・・・・電源端子、２・・・・・・接地端子、３
・・・・・・能動素子回路、４． ５． ６． ７・・
・・・・容量素子、８・・・・・・ＮチャンネルＭＯ３
）ランジスタ、９・・・・・・ＰチャンネルＭＯ３）ラ
ンジスタ。
Claims (1)
- 使用されていない回路素子を半導体基板内に備えた半導
体集積回路装置において、前記回路素子のうち容量性と
なる素子を電源端子間に接続したことを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12912289A JPH02306649A (ja) | 1989-05-22 | 1989-05-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12912289A JPH02306649A (ja) | 1989-05-22 | 1989-05-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306649A true JPH02306649A (ja) | 1990-12-20 |
Family
ID=15001624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12912289A Pending JPH02306649A (ja) | 1989-05-22 | 1989-05-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306649A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329324A (ja) * | 2006-06-08 | 2007-12-20 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194739A (ja) * | 1985-02-22 | 1986-08-29 | Toshiba Corp | マスタ−スライス型半導体装置 |
| JPS62123739A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63142656A (ja) * | 1986-12-05 | 1988-06-15 | Fuji Xerox Co Ltd | セミカスタム半導体集積回路 |
-
1989
- 1989-05-22 JP JP12912289A patent/JPH02306649A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194739A (ja) * | 1985-02-22 | 1986-08-29 | Toshiba Corp | マスタ−スライス型半導体装置 |
| JPS62123739A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63142656A (ja) * | 1986-12-05 | 1988-06-15 | Fuji Xerox Co Ltd | セミカスタム半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329324A (ja) * | 2006-06-08 | 2007-12-20 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448628B2 (en) | Chip decoupling capacitor | |
| US4399417A (en) | Integrated CRC filter circuit | |
| US6388511B1 (en) | Filter circuit | |
| JPS60171771A (ja) | 絶縁ゲ−ト半導体装置 | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| JP2682397B2 (ja) | セルベース設計半導体集積回路装置 | |
| JP3883697B2 (ja) | 過電圧の保護回路 | |
| JPH02306649A (ja) | 半導体集積回路装置 | |
| JPH05198742A (ja) | 半導体集積回路装置 | |
| US5475327A (en) | Variable impedance circuit | |
| JPS6018932A (ja) | 半導体装置 | |
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JPH0330452A (ja) | 半導体集積回路装置 | |
| JPS63217820A (ja) | Ｃｍｏｓ遅延回路 | |
| JPH03165543A (ja) | 半導体装置 | |
| JPH0513680A (ja) | 半導体装置 | |
| US20050046029A1 (en) | Zero capacitance bondpad utilizing active negative capacitance | |
| JPS6221072Y2 (ja) | ||
| JPH0630379B2 (ja) | マスタスライス式半導体装置 | |
| JP3031291B2 (ja) | 能動バイパス回路 | |
| JPS63117458A (ja) | 電源電位供給回路 | |
| JPS63150957A (ja) | 半導体装置 | |
| JPH0244153B2 (ja) | ||
| JPS59178763A (ja) | 半導体集積回路 | |
| JPS63265459A (ja) | 半導体装置 |