JPS62123739A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体集積回路装置技術さらには・ゲート
アレイを用いて構成される半導体集積回路装置に有効な
技術に関するもので、例えばＭＯ８型ゲートアレイによ
り構成される半導体集積回路装置に利用して有効な技術
に関するものである。

〔背景技術〕

ゲートアレイは、例えば日経マグロウヒル社刊行「日経
エレクトロニクス１９８５年６月３日号」１５１〜１７
７頁に記載されているように、複数の回路要素からなる
基本セルを規則的に多数配列したものであって、その回
路要素の結線状態および各基本セル間の配線状態だけを
ユーザーからの注文に応じて任意に設定することにより
、ユーザーの注文どおりの回路仕様をもつ半導体集積回
路装置が得られる。このようにゲートアレイによって構
成された半導体集積回路装置は、いわゆるセミ・カスタ
ムオーダの半導体集積回路装置と呼ばれ、ユーザーの注
文に応じて多種多様な回路機能をもつものが安い初期コ
ストで得られる、という利点がある。

しかし、ゲートアレイによって構成された半導体集積回
路装置は、その中の回路要素の利用効率が必ずしも高（
なく、多くの場合は、かなりの数の回路要素が未使用な
ままで残されている。もっとも、その未使用の回路要素
が生じることし１予め予想されていることであって、フ
ル・カスタムオーダの半導体集積回路装置を構成する場
合の初期コストの高さを鑑みれば、止む得ないこととさ
れていた。

他方、一般に、半導体集積回路装置をプリント配線基板
などに実装して使５ｉ合には、第６図に示すように、そ
の半導体集積回路装置１００の電源Ｖｃｃと接地電位Ｇ
ＮＤの端子間に必ずバイパスコンデンサＣｐｘを外付け
しなければならない。このバイパスコンデンサＣＰｘは
パスコンと一般に呼ばれ、電源インピーダンス、特に高
周波におけるインピーダンスを下げて半導体集積回路装
置の動作を安定化させ、かつ電源ラインに重畳する外来
ノイズを低減させる、といった効果がある。

しかしながら、上述したバイパスコンデンサＣＰｘを外
付けしても以下のような問題点が残っている、というこ
とが本発明者らによって明らかとされた。

丁なわち、第６図に示すように、半導体集積回路装置に
バイパスコンデンサＣｐｘを外付けしても、七のバイパ
スコンデンサＣｐｘのリード線３、半導体集積回路装置
１００の外部リード端子から内部の半導体基板１０に至
るまでのリード線４、さらにはその半導体基板１０内の
電源ラインには、それぞれの線路長に応じてインダクタ
ンスおよび抵抗による直列インピーダンスが寄生する。

この直列インピーダンスは、上記バイパスコンデンサＣ
ｐｘの効果を損なう大きな要素となる。また、上記バイ
パスコンデンサＣｐｘから半導体基板１０内の能動回路
部にかけてのライン（３，４）が一種のアンテナとして
作用し、これによって周波数成分の高い高周波ノイズの
侵入の恐れがあった。このような高周波ノイズの侵入は
、例えば、高出力の無線送信器や高速クロックで動作す
るパーソナル・コンピュータなどの近くにて生じ可能性
が大である。

〔発明の目的〕

この発明の目的は、ゲートアレイを用いることにより低
初期コストでもって構成できるとともに、動作の安定性
および耐ノイズ性を向上させることができるようにした
半導体集積回路装置技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものを簡単
に説明すれば、下記のとおりである。

丁なわち、ゲートアレイに形成された多数の回路要素の
うち、その回路要素がもつ本来の機能が利用されなかっ
た未使用の回路要素に着目し、この未使用回路要素がそ
れぞれにもつ浮遊容量によって半導体集積回路装置内部
にバイパスコンデンサを構成することにより、ゲートア
レイを用いることによる利点を活しつつ、電源インピー
ダンスを半導体集積回路装置内の能動回路部の給電箇所
にて確実に下げて、特に高い周波数成分をもつ高周波ノ
イズの侵入を確実に防止できるようにし、これにより動
作の安定性および耐ノイズ性を高める、という目的を達
成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一符号は同一あるいは相当部分を
示す。

第１図はこの発明による半導体集積回路装置の要部にお
ゆる一実施例を示す。

同図に部分的に示す半導体集積回路装置１００はゲート
アレイを用いて構成され、半導体下地の形で予め用意さ
れた回路要素を任意に配線することによって、所定の回
路機能が構成されて℃・る。

第１図において、１は上記回路要素を任意に組線して得
られる６橋の論理ゲートを示す。各論理ゲート１はそれ
ぞれ、半導体基板１０内に形成された電源ライン２から
動作電源Ｖｃｃ　（十極）の分配を受けるようになって
いる。

他方、第１図中に示す多数のｐチャンネルＭＯＳトラン
ジスタＭ１とｎチャンネルＭＯ８）ランジスタＭ２は、
論理ゲート１などの能動回路を構成するという本来の用
途に使用されなかった未使用の回路要素である。この未
使用のＭＯＳ）ランジスタＭｌ、Ｍ２は、そのドレイン
が互いに共通接続されるとともに、そのソースと基板が
共通接続されて電源ライン２および接地電位ＧＮＤに接
続されている。

第２図（ａ）（ｂ）（ｃ）は、上記ＭＯＳトランジスタ
Ｍｌ、Ｍ２の接続状態および等価回路を素子構造に対応
させて示す。

同図（ａ）に示すように、ｐチャンネルＭＯＳトランジ
スタＭ１は、ｎ型ウェル拡散層１４ａに拡散形成された
ｐ中型ソース・ドレイン領域１５および基板電極取出用
のｎ中型拡散層１６などによって形成される。また、ｎ
チャンネルＭＯＳ）ランジスタＭ２は、ｎ型ウェル拡散
層１４ｂに拡散形成されたｎ生型ソース・ドレイン領域
１７および基板電極取出用のｐ生型拡散層１８などによ
って形成される。なお、同図（ａ）において、１１はｐ
−型シリコン半導体基板、１２はｎ中型埋込層、１３は
ｐ中型埋込層　１９はゲート電極をそれぞれ示す。

ここで、上記Ｍ、ＯＳトランジスタＭｌ、Ｍ２の各ドレ
イン領域１５．１７とＭＯ３基板（ウェル拡散層１４ａ
、１４ｂ）の間には、同図に（ａ）（ｂ）に示すように
、ｐｎ接合ダイオードＤＩ、Ｄ２がそれぞれ等何曲に形
成される。さらに、各ｐｎ接合ダイオードＤｉ、Ｄ２は
、同図（ａ）（ｂ）に示すような接続によって、同図（
ｃ）に示すような接合容量によるコンデンサＣｐを構成
する。そして、このようにして構成されるコンデンサＣ
ｐが、第３図に示すように、電源ライン２と接地電位Ｇ
ＮＤの間に並列に接続されることにより、ノ（イノくス
コンデンサとして機能させられろようになっている。

ここで、注目丁べきことは、上記ＭＯ８）ランジスタＭ
１１Ｍ２によるバイパスコンデンサＣｐは、第４図に示
すように、半導体基板１０の内部において、論理ゲート
１などの能動回路に極く接近した状態で電源ライン２に
並列に挿入されている、ということである。これにより
、電源インピーダンスをその能動回路部の給電箇所にて
確実に下げることができ、この結果、特に高い周波数成
分をもつ高周波ノイズ・の侵入を確実に防止できるよう
になって動作の安定性および耐ノイズ性が大幅に向上さ
せられるようになる、 ナオ、上記バイパスコンデンサＣｐは、第５図に示すよ
うに、未使用のバイポーラ・トランジスタＴ１を利用し
ても構成できる。この場合、そのバイポーラ・トランジ
スタＴ１のｎ型拡散領域２１゜２３をプラス側の電源ラ
イン２に、そのｐ型拡散領域２２を接地電位にそれぞれ
接続する。

以上のように、ゲートアレイに形成された多数の回路要
素のうち、その回路要素がもつ本来の機能が利用されな
かった未使用の回路要素に着目し、この未使用回路要素
がそれぞれにもつ浮遊容量によって半導体集積回路装置
内部にバイパスコンデンサＣｐを構成することにより、
ゲートアレイを用いることによる利点を活しつつ、電源
インピーダンスを半導体集積回路装置内の能動回路部の
給電箇所にて確実に下げて１．特に高い周波数成分をも
つ高周波ノイズの侵入を大幅に防止することができるよ
うになる。

〔効　果〕

（１）ゲートアレイに形成された多数の回路要素のうち
、その回路要素がもつ本来の機能が利用されなかった未
使用の回路要素によって半導体集積回路装置内部にバイ
パスコンデンサを構成することにより、ゲートアレイを
用いることによる利点を活しつつ、電源インピーダンス
を半導体集積回路装置内の能動回路部の給電箇所にて確
実に下げて、特に高い周波数成分をもつ高周波ノイズの
侵入を確実に防止することができるようになり、これに
より動作の安定性および耐ノイズ性を高めることができ
る、という効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記未使用Ｍ
ＯＳトランジスタＭ１、Ｍ２は、第２図（ａ）（ｂ）に
示した以外の接続の仕方であってもよい。

〔利用分野〕

以上、本発明者によってなされた発明をその背景となっ
た利用分野であるＭＯＳ型のゲートアレイ利用の半導体
集積回路装置技術に適用した場合について説明したが、
それに限定されるものではなく、例えばＢｉ−ＣＭＯ８
型あるいはアナログ／デジタル混在型の半導体集積回路
装置の技術などにも適用できる。

【図面の簡単な説明】

第１図はこの発明による半導体集積回路装置の要部を取
り出して示す回路図、 第２図（ａ）（ｂ）（ｃ）は未使用の回路要素であるＭ
ＯＳトランジスタの接続状態および等何回路を素子構造
に対応させて示す図、 第３図は上記未使用回路要素によるバイパスコンデンサ
の接続状態を部分的に示す回路図、第４図はこの発明に
よる半導体集積回路装置におけるバイパスコンデンサの
接続状態を示τ図、第５図は未使用バイポーラ・トラン
ジスタからバイパスコンデンサを構成する場合の接続例
を示す図、 第６図は従来の半導体集積回路装置におけるバイパスコ
ンデンサの接続状態を示す図である。 １・・・ゲートアレイ内に構成される能動回路としての
論理ゲート、２・・・電源ライン、Ｖｃｃ・・・電源午
）、ＧＮＤ・・・接地電位、ｃｐ・・・半導体集積回路
装置内部に形成されるバイパスコンデンサ、Ｃｐｘ・・
・外付げのバイパスコンデンサ、Ｍｌ、Ｍ２・・・未使
用回路要素としてのＭＯＳ）ランジスタ、Ｔ１・・・未
使用回路要素としてのバイポーラ・トランジスタ。 代理人　升埋士　　小　川　勝　男　・′第　　２　　
図 第　　３　　図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、多数の回路要素が半導体下地の形で予め形成された
   ゲートアレイを任意に結線することにより構成される半
   導体集積回路装置であって、未使用の回路要素がもつ浮
   遊容量によって半導体集積回路装置内部にバイパスコン
   デンサを構成したことを特徴とする半導体集積回路装置
   。 ２、上記バイパスコンデンサは、半導体集積回路装置内
   の電源ラインに並列に接続されていることを特徴とする
   特許請求の範囲第１項記載の半導体集積回路装置。