JPS60187088A - チツプ状電子部品の実装体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 に胸するものである。

従来例の構成とその問題点 近年、電子機器の１軽薄短小ｊ化に対する要求がますま
す増大してくるにつれ、これら電子回路の高密度化が極
めて重要な技術課題となっている電子回路の高密度化は
それを構成する個別回路素子の小型化が必要不可欠な要
件であり、昨今いろいろな種類の電子部品でチップ部品
と称する超小型リードレスタイプのものが開発されてき
た。

これらの超小型チップ状電子部品は直方体を有する抵抗
、コンデンサ、コイルなどの素子体の相対する一対の両
側壁面に外部接続端子となる導体層を備えだものであり
、従来、これらのチップ状電子部品を印刷配線板の配線
回路導体面に取付けて電子回、路を構成した実装体の構
造は第１図に示すものである。

ここで１．２．３は各種チップ状電子部品、４は印刷配
線板、４ａは配線回路導体層、６ははんだである。

ところでこのような電子回路実装体では個別のチップ状
電子部品が平面的に印刷配線板に取付けられた構成とな
るため、その印刷配線板上での占有面積はチップ状電子
部品自体の外形寸法（面積）に依存し複数のチップ状電
子部品を取付けて電子回路を構成するとその実装体はか
なりの大きな寸法となり、小型化をはかるにはチップ状
電子部品の外形寸法を出来るだけ小さく、かつそれらを
密集して印刷配線板上に取付けた構成にしなければなら
なかった。

発明の目的 本発明の目的は」二記欠点に鑑み、チップ状電子部品の
外形寸法に大きく依存することなく高密度化を可能にす
る電子回路実装体を提供するものである。

発明の構成 上記目的を達成するために本発明は、相対する一対の両
側壁部に外部接続端子を備えだ外形形状が直方体を有す
るチップ状電子部品の複数個が絶絶層を介して一定間隔
に接着されたチップ状電子部品の集合体を、その相対す
る複数個の外部接続端子が平行になるようにして印刷配
線板の回路導体層と電気的に接続したものであり、これ
により極めて小型高密度なチップ状電子部品の実装体が
実現できるものである。

実施例の説明 以下、本発明の一実施例について、図面を参照しながら
説明する。

第２図は本発明の一実施例におけるチップ状電子部品の
集合体の斜視図、第３図は本発明の一実施例におけるチ
ップ状電子部品の実装体の斜視図である。

第２図、および第３図において、６．　７．　８はそれ
ぞれ個別のチップ状回路素子、６ａ、ｅｂ。

７ａ、７ｂ、８ａ、、ｓｂはそれぞれのチップ状回路素
子に設けられた外部接続端子、９・・・９′は絶縁体層
、１０は印刷配線板、１０ａは回路導体層、１１ははん
だである。

以上のように構成された本実施例の電子回路実装体につ
いて以下詳細に説明する。

先づ、第２図に示すように複数個のチップ状電子部品６
．　７．８として、それぞれ同種の電子部品例えばチッ
プ抵抗体を用いて、抵抗値の異なる３種のチップ抵抗体
を選び、それぞれの外部接続端子６ａ、ｅｂ、７ａ、ｙ
ｂ、８ａ、ａｂが相対する一対の両側壁部に平行して配
列されるように、これらのチップ状電子部品を絶縁体層
９，９′として例えばエポキシ樹脂などを含浸させた厚
さ０．１〜０．２％の接着シートを用いて接着すること
によシ隣接する個別チップ状電子部品の短絡が防止でき
るチップ状回路素子集合体を構成した。

この場合、個別のチップ状電子部品はそれぞれ直方体形
状を有し同一外形寸法を有している必要がある。

しかし、チップ状電子部品の集合体は同じ種類のチップ
状電子部品で構成する必要はなく、同一形状、同一寸法
を有する異種の電子部品が混在した集合体であってもよ
く、本実施例では上述したチップ抵抗体の集合体のみで
はなく、抵抗とコンデンサの集合体や抵抗−コイル、コ
ンデンサーコイルさらにはジャンパー線としての役目を
果す導体チップの混在した集合体などを構成した。

次に、第３図に示すようにこのチップ状電子部品集合体
を印刷配線板１０の配線回路導体面の所定の個所に固定
し、一定間隔で配列されているチップ状電子部品の外部
接続端子を印刷配線板の回路導体層１０ａにはんだ１１
で電気的に接続し、実装体を構成した。

この場合、印刷配線板としては、その基材を特に限定す
るものではなく、エポキシガラス基材や紙フェノール、
紙エポキシ、コンポジット、ガラスポリイミドなどの硬
質合成樹脂基板をはじめとして、ポリイミド、ポリエス
テルなどのフィルム基板さらにはアルミナなどのセラミ
ック基板、アルミニウム、鉄などの金属基板を絶縁化処
理したメタル基板などを用い、これらの各種基板上に形
成した回路導体層にチップ状電子部品の外部接続端子を
はさんだ浸漬法やはんだリフロー技術を用いてはんだ接
続した。

以上のように構成された電子回路の実装体は個々のチッ
プ状電子部品が平面的に印刷配線板に取付けられた構成
とは異なり、たてかけられた状態で取付けられるため、
その占有面積が極めて小さくなり小型、高密度の実装体
が実現できる０次に、本発明の他の実施例について図面
を参照しながら説明する。

第４図は本発明の他の実施例における電子回路実装体の
斜視図を示すものである。

第４図において、１２は印刷配線板、１２ａは配線回路
導体層、１３はくりぬき穴、１４ははんだである。

この実施例においては、チップ状電子部品６゜７．８の
集合体の一部が印刷配線板１２に設けられたくりぬき穴
１３に挿入され、その外部接続端子がくりぬき穴１３の
相対する一対の両端から形成された回路導体層１２ａに
はんだ１４で電気的に接続した構成にしたものである。

以上のようなチップ状電子部品の実装体ではチップ状電
子部品の集合体の一部が印刷配線板に設けられたくりぬ
き穴の中に埋設した構成となるために、全体として薄形
化が実現できる。

発明の効果 以上の説明から明らかなように、本発明は個々のチップ
状電子部品の複数個が絶縁体層を介して一定間隔に接着
されたチップ状電子部品の集合体を、その外部接続端子
が平行に配列されるようにして、印刷配線板の配線回路
面に取付けられた構成となっているので、個々のチップ
状電子部品は平面的ではな１〈印刷配線板上に集積され
、それぞれが垂直に立てかけられた状態で取付けられる
のでその占有面積が極め小さくなり、従って小型。

高密度化できるという効果が得られる。

【図面の簡単な説明】

第１図は、不発雰力従来例を説明するだめのチップ状電
子部品の実装体の斜視図、第２図は本発明の一実施例を
説明するだめのチップ状電子部品の集合体の斜視図、第
３図は本発明の一実施例におけるチップ状電子部品の実
装体の斜視図、第４図は本発明の他の実施例における実
装体の斜視図である。 ６．７．８・・・・・・チップ状回路素子、６ａ、　ｅ
ｂ。 ７ａ、７ｂ、８ａ、Ｂｂ・＝−・外部接続端子、９゜９
′・・・・・・絶縁体層、１０．１２・・・・・・印刷
配線板、１０ａ、１２ａ・・・・・・回路導体層、１１
，１４・・・・・・はんだ、１３・・・・・・くりぬき
穴。

Claims (1)

【特許請求の範囲】
1. 相対する一対の両側壁部に外部接続端子を備えた外形が
   直方体を有するチップ状電子部品の複数個が絶縁体層を
   介して一定間隔に接着し、かつ上記相対する複数の外部
   接続端子部が平行になるように印刷配線板の回路導体層
   と電気的に接続したチップ状電子部品の実装体。