JPS60229301A - チツプ抵抗器 - Google Patents

チツプ抵抗器

Info

Publication number
JPS60229301A
JPS60229301A JP59086477A JP8647784A JPS60229301A JP S60229301 A JPS60229301 A JP S60229301A JP 59086477 A JP59086477 A JP 59086477A JP 8647784 A JP8647784 A JP 8647784A JP S60229301 A JPS60229301 A JP S60229301A
Authority
JP
Japan
Prior art keywords
resistor
chip resistor
external connection
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59086477A
Other languages
English (en)
Inventor
中村 恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59086477A priority Critical patent/JPS60229301A/ja
Publication of JPS60229301A publication Critical patent/JPS60229301A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビやビデオテープレコーダなどの一般電子
機器に用いられるチップ抵抗器に関するものである。
従来例の構成とその問題点 近年、電子機器の小型、軽量化に対する要求が増大して
くるにつれ、電子回路をいかに高密度化してゆくかが重
要な技術課題となって来ている。
このような中にあって、昨今、各種のチップ状回路素子
が電子回路を構成するKあたって多く用いられるように
なってきた。
このチップ状回路素子にはいろいろな種類、形状、大き
さのものがあるが、もっとも多く用いられるのは、外形
が直方体を有する回路素子体の相対する一対の両端部に
外部接続端fを設けたものであり、その代表的な回路素
子として第1図に示すようなチップ抵抗器がある。
このチップ抵抗器はアルミナなどのセラミック絶縁基板
1上にいろいろな抵抗値をもった酸化ルテニウムなどの
グレーズ抵抗体層2を構成し、この抵抗体層2の相対す
る一対の両端部と、それに連続してセラミック絶縁基板
1の相対する一対の側壁部とに、外部接続端子となる導
体層3a、3bを構成したものである。
そして、このチップ抵抗器は第2図に示すように印刷配
線板4に平面的に塔載され、その外部接続端子3a、3
bと印刷配線板4の回路導体層6とがはんだ6で電気的
に接続される。
ところがこのようなチップ抵抗器は、抵抗体層を形成し
たセラミック絶縁基板の相対する一対の側壁面に外部接
続端子とからなる導体層を設ける方法が極めて煩雑であ
るためコストが高くつくことや、導体層の厚みのばらつ
きが大きいためにチップ抵抗器の外形寸法の精度のばら
つきが大きくなり、印刷配線板への装着精度の低下を招
く不都合があった。
さらには、このチップ抵抗器を印刷配線板に装着して電
子回路を構成する場合、チップ抵抗器は印刷配線板に対
して平面的に取付けられるため、その占有面積はチップ
抵抗器の外形寸法に大きく依存し、また複数個のチップ
抵抗器を取付けた場合にはかなりの占有面積となるため
電子回路の小型化に大きな影響を及はすことになる。
発明の目的 本発明の目的は、上記欠点に鑑み、外部接続端子に工夫
をこらし、低コスト、高寸法精度でかっ、高密度な電子
回路を構成することができるチップ抵抗器を提供するこ
とである。
発明の目的 上記目的を達成するために本発明のチップ抵抗器は、セ
ラミック絶縁基板の一生面上に抵抗体層を設け、抵抗体
層の両端部と、セラミック絶縁基板の抵抗体層を設けて
いない面の両端部とに外部接続端子となる導体層を設け
たものであり、これをその長手方向のセラミック絶縁基
板の側面部が印刷配線板の配線回路面の所望の位置に垂
直に立つように固定しその外部接続端子と1用路導体層
とを電気的に接続することにより、小型、高密度な電子
回路が実現できるものである。
実施例の説明 以下本発明の一実施例を図面を参照しながら説明する。
第3図と第4図は本発明の一実施例におけるチップ抵抗
器の外形と、その断面構造を示したものである。
第3図と第4図において、了はセラミック絶縁基板、8
は抵抗体層、9a、9bは第1の外部接続端子、10a
、10bは第2外部接続端子である。
上記のように構成された本実施例のチップ抵抗器につい
て、以下その詳細を説明する。
本発明によるチップ抵抗器は、第3図、および第4図に
示すごとく、外形が直方体を有するアルミナなどから成
るセラミ、り絶縁基板7の一方の主面上例酸化ルテニウ
ム系の抵抗体層8を形成し、この抵抗体層8の相対する
一対の両端面に釧−パラジウム系の導体層を形成するこ
とにより第1の外部接続端子9a、9bを構成し、さら
に抵抗体層を構成していないセラミ’)り絶縁基板の他
方の面の相対する一対の両端面にも銀−パラジウム系の
独立した導体層を形成することにより、第2の外部接続
端子10a、10bを構成したものである。
このような構成を有するチップ抵抗器は、多数個取りが
できるようにチョコレートブレイク状にしたセラミック
絶縁基板7の一方の主面上に酸化ルテニウム系の抵抗体
ペーストと銀−パラジウム系の導体ペーストを所望の形
状にそれぞれ印刷し、高温焼成することにより、抵抗体
層8と、その抵抗体層の相対する一対の両端面に導体層
9a。
9bを形成して第1の外部接続端子層を形成し、次いで
、このセラミック絶縁基板の裏面に、第1外部接続端子
層9a、9bと重なり合うように銀−パラジウム系の導
体ペーストを所望の形状に印刷し、高温焼成することに
より第2の外部接続端子層10a、10bを形成した後
で、個片に分割する方法により作られる。
このチップ抵抗器において、第1の外部接続端子9a、
9bは抵抗体層8に電気的に接続しているが、第2の外
部接続端子10a、10bは抵抗体層8とは電気的に接
続せず、独立した接続端fとなっている。
これは、このチップ抵抗器を印刷配線板に実装する場合
に大きな効果をもたらすものであり、その取付は構造を
第5図と第6図に示した。
第6図と第6図において、11は印刷配線基板、12は
配線回路導体層、13ははんだである。
このチップ抵抗器の取付けは、セラミック絶縁基板7の
長手方向の側面部を印刷配線基板11の配線回路導体面
に接するように所望の位置に垂直に立てて固定し、セラ
ミック絶縁基板7を介してその両面に構成された第1と
第2外部接続端子9a。
10aと91)、10bをそれぞれはんだ13で回路導
体層12と接続する。
この場合、第2接続端子10 a 、 10 bはチッ
プ抵抗器が印刷配線基板11に安定して固定できる役目
を果たすものである。
そしてこのような取付は方法では、チップ抵抗器の外部
接続端子に対し接続を必要とする回路導体層が左右に構
成されるため、回路導体層の設計に配慮を要するが、従
来のようにチップ抵抗器の長手方向に接続を必要とする
回路導体層を設けるものに比べれば回路の高密度化がは
がれる特徴が得られる。
さらに、本実施例においては、チップ抵抗器の外形サイ
ズとして幅1.6m/rrL、長さ3.2m/m、厚さ
0.63 m/mと幅1.26m/m、長さ2.0 m
 7m 、厚さ0.6 m 7m の2種るいの大きさ
のものを用いたが、いずれのサイズのチップ抵抗器にお
いても印刷配線板に安定して取付けられ、その外部接続
端子と配線回路導体とのはんだ接続の信頼性は全く問題
のなりことが確認できた。
発明の効果 以上の説明から明らかなように、本発明によるチップ抵
抗器は、セラミ’)り絶縁基板の一方の主面上に抵抗体
層を形成し、その相対する−71の両端面に第1の外部
接続端子となる導体層を、4だ抵抗体層を形成していな
いセラミ、り絶縁基板の他方の面の相対する一対の両端
面にも第2の外部接続端子となる導体層を構成したもの
であり、従来のチップ抵抗器のように抵抗体層を形成し
たセラミック絶縁基板の相対する一対の両側壁面に導体
層を設けたものに比べ、安価に外部接続端子が構成でき
るとともに、その外形寸法も安定し、印刷配線板への装
着の精度が向上する利点がある。
また、このチップ抵抗器を印刷配線板に増付けたものは
、チップ抵抗器が印刷配線板に対して垂直に立てかけら
れた状態となり、かつその外部接続端子は配線回路導体
層と強固にはんだ接合された構造となるため安定した接
合状態が得られる。
さらにはチップ抵抗器の占有面積が極めて小さくなり、
電子回路の小型、高密度化がはかられるなど、従来例に
ない多くの効果が得られるものである0
【図面の簡単な説明】
第1図は従来のチップ抵抗器の斜視図、第2図は同チッ
プ抵抗器の印刷配線板への歩付は構造を説明するための
断面図、第3図は本発明の一実施例におけるチップ抵抗
器の斜視図、第4図は同断面図、第5図は同チップ抵抗
器の印刷配線板への取付は構造を説明するための斜視図
、第6図は同断面図である。 7・・・・セラミック絶縁基板、8・・・・抵抗体層、
9 a 、 9b 、 10a 、 10b−−外部接
続端子、11・・ ・印刷配線基板、12・・・・配線
回路導体層、13・・はんだ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
母 第2図 第 3 図 11 第6図

Claims (1)

    【特許請求の範囲】
  1. セラミック絶縁基板の一主面上に抵抗体層を設け、前記
    抵抗体層の両端部と前記セラミック絶縁基板の前記抵抗
    体層を設けていない面の両端部に導体層を設けたチ・ツ
    ブ抵抗器。
JP59086477A 1984-04-27 1984-04-27 チツプ抵抗器 Pending JPS60229301A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59086477A JPS60229301A (ja) 1984-04-27 1984-04-27 チツプ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59086477A JPS60229301A (ja) 1984-04-27 1984-04-27 チツプ抵抗器

Publications (1)

Publication Number Publication Date
JPS60229301A true JPS60229301A (ja) 1985-11-14

Family

ID=13888049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59086477A Pending JPS60229301A (ja) 1984-04-27 1984-04-27 チツプ抵抗器

Country Status (1)

Country Link
JP (1) JPS60229301A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426801U (ja) * 1987-08-07 1989-02-15
JPH04105502U (ja) * 1992-01-24 1992-09-10 ローム株式会社 回路基板におけるチツプ抵抗器の実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6426801U (ja) * 1987-08-07 1989-02-15
JPH04105502U (ja) * 1992-01-24 1992-09-10 ローム株式会社 回路基板におけるチツプ抵抗器の実装構造

Similar Documents

Publication Publication Date Title
JPS6231836B2 (ja)
JPS6266506A (ja) 多層セラミツクコンデンサ−を含む高静電容量ブスバ−
US5083237A (en) Electronic parts and electronic device incorporating the same
JPS60229301A (ja) チツプ抵抗器
JPH10261547A (ja) 面実装型複合素子の構造及びその製造方法
US4568999A (en) Multilayer ceramic capacitor on printed circuit
JP2512828B2 (ja) チップ部品の実装方法
JP3031957B2 (ja) ノイズ・フイルタ
JP3246166B2 (ja) 薄膜コンデンサ
JPH0312446B2 (ja)
JP2839262B2 (ja) チップ抵抗器とその製造方法
JPS60235417A (ja) 複合電気回路素子
JPH0416013A (ja) ノイズ・フイルタ
JPH0124944Y2 (ja)
JP3097178B2 (ja) 固定抵抗器
JPH09120934A (ja) 多連貫通コンデンサ
JPS60229302A (ja) チツプ抵抗器
JP3250944B2 (ja) 配線基板
JPS60187088A (ja) チツプ状電子部品の実装体
JP2867723B2 (ja) チップ形三端子コンデンサ
JPS60229394A (ja) 電子回路装置
JPS6347248B2 (ja)
JP2969977B2 (ja) 多連チップ部品
JPH07326411A (ja) チップ型ジャンパ線
JPS5841641B2 (ja) 抵抗体