JPS60235417A - 複合電気回路素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機や磁気記録再生装置などに
用いられる複合電気回路素子に関するものである。

従来例の構成とその問題点 近年、電子機器の「軽薄短小」化に対する要求はますま
す増大し、それにともなって電子回路の高密度化が重要
な課題となってきている。

このような中にあって電子回路を構成する回路素子自体
の小型化が必要不可欠なものとなっておシ、いろいろな
形態を有する小型回路素子が開発されている。

その１つの回路素子形態として昨今チップ状回路素子と
称する超小型リードレスタイプの回路素子が多くの電子
回路に使われて来るようになり、電子回路の高密度化に
大きな役割を果している。

このようなチップ状回路素子にはいろいろな種類の素子
があるがその代表的なものとしては抵抗。

コンデンサ、コイルなどの回路素子があり、その構造は
第１図に示すように、抵抗、コンデンサ。

コイルなどの素子を構成した回路素子体１の相対する一
対の両端部に外部接続端子１ａ、１ｂを構成したもので
ある。

ところがこのようなチップ状回路素子は、それを印刷配
線板に実装して電子回路を構成する場合、チップ状回路
素子を安定良く実装するためにチップ状回路素子は印刷
配線板に平面的に、すなわち主面１Ｃまたは１ｄが接す
るように取付けられるため、その占有面積はチップ状回
路素子の主面の面積に影響されることになり、複数個の
チップ状回路素子を取付けると印刷配線板上で多くの占
有面積を占めてしまい、このことが電子回路の高密度化
に大きな支障をきたすことが多くあった。

発明の目的 本発明は前記欠点に鑑み、印刷配線基板に実装した時に
その占有面積が軽減できる複合電気回路素子を提供する
ものである。

発明の構成 前記目的を達成するために本発明は、相対する一対の側
壁部に外部接続端子を有する個別のチップ状回路素子が
絶縁体層を介して主面どうし複数個接着され一体化され
ており、相対する一対の外部接続端子が間隔をもって平
行に配列されている構成である。この構成によれば、印
刷配線板に実装した時に各チップ状回路素子の主面を印
刷配線板に接触させないので低占有面積の複合電気回路
素子が実現できるものである。

実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。

第２図は本発明の一実施例における複合電気回路素子の
斜視図である。

第２図において、２，３．４はそれぞれチップ状回路素
子であり、２ａｊ２ｂ、３ａ、３ｂ、４ａ。

４ｂｉそれぞれのチップ状回路素子の相対する一対の側
壁部に設けられた外部接続端子である。またｅｓａ、ｓ
ｂはチップ状回路素子２，３．４間に設けた絶縁体層と
なる絶縁性接着シートである。

本実施例におけるチップ状回路素子体２，３゜４には抵
抗器、コンデンサ、コイル、接続ジャンパー導体などの
各種の回路素子を用いて構成するが、具体的には、アル
ミナ基板の主面上にルテニウム系のグレーズ抵抗体を形
成したチップ抵抗器。

チタン酸バリウム系の誘電体セラミックに白金系の内部
電極を形成し、積層した積層型セラミックコンデンサ、
酸化鉄系のフェライトに銀−パラジウム系の導体を巻線
して積層することにより作ったチップコイルを用いてい
る。

他のチップ状回路素子として、アルミナ基板の主面上に
銀糸の導体を形成したチップジャンパー等がある。これ
ら各種のチップ状回路素子の外形は直方体であシ、かつ
同一形状、同−寸で統一され、また、各種チップ状回路
素子の相対する一対の何１壁部にはそれぞれリードレス
の外部接続端子を備えている。

そして、これらの各種個別のチップ状回路素子を電気回
路の要求特性に応じて同種もしくは異種のチップ状回路
素子が混在するように任意の個数を選択し、それぞれの
チップ状回路素子間に絶縁性の接着シー）５ａ　、ｅｓ
ｂを介在させて、各チップ状回路素子が一定間隔になる
ように主面どうしを接着し、複数個のチップ状回路素子
を一体化した複合電気回路素子を構成しており、この複
合電気回路素子は、相対する一対の両側壁部に一定ピッ
チの外部接続端子を配列した構成としている。

寸たこの複合電気回路のサイズは、使用するチップ状回
路素子の個数により里ｈスφ；−佃知１の手ツブ状回路
素子の外形寸法は、幅１．６ｍ、長さ３．２ｍｍ、厚さ
０．６３〜１．２ｍｍのものを使用した。

しかしながら、チップ状回路素子のサイズは、必ずしも
このサイズに限定するものではない。

ただし、複合する各チップ状回路素子どうしは同一寸法
、同一形状のものを使用するのが実装上好ましい。

以上のように構成された本実施例による複合電気回路素
子は、第３図に示すように印刷配線基板に取付けて電子
回路を構成した時にその効果が最大限に発揮することが
できる。

すなわち、第３図に示すように印刷配線板６の配線回路
導体層６ごと複合電気回路素子８，９の外部接続端子８
ａ、８ｂおよび９ａ、９ｂをはんだ７によって電気的に
接続することにより、個々のチップ状回路素子が印刷配
線基板に対して垂直にたてかけられた状態で取付けられ
る構造となり、従来のような平面的に取シ付けられる場
合と比ベチップ状回路素子の主面を印刷配線板に接触さ
せないので印刷配線板上での回路素子の占有而ｍ−Ａ＝
著しく軽減され、本実施例による複合電気回路素子は小
型、高密度の電子回路を構成するものにもっとも適した
形態となるものである。

発明の効果 以上の説明から明らかなように、本発明は相対する一対
の両側壁部に外部接続端子を設けた個別のチップ状回路
素子の複数個を絶縁層を介して一定間隔に々るように主
面どうしを接着、一体化した構造を有することによシ、
印刷配線板に実装して電子回路を構成する場合１個々の
チップ状回路素子の印刷配線板と接する面積を小さくす
るため。

その占有面積が著しく軽減され、高密度な電子回路が実
現できる。しかも、個々のチップ状回路素子の複数個を
一体化する構造をとっているため、印刷配線板へ安定し
た状態で取り付けることができ、その効果は大なるもの
がある。

【図面の簡単な説明】

第１図は従来からあるチップ状回路素子の斜視図、第２
図は本発明の一実施例における複合電気回路素子の斜視
図、第３図は本発明の複合電気回路素子を印刷配線板に
取付けたときの斜視図である。 ２．３．４・・・・・・チップ状回路素子、２ａ、２ｂ
。 ３ａ、３ｂ、４ａ、４ｂ−・−・・外部接続端子、５ａ
。 ６ｂ・・・・・・絶縁性接着シート（絶縁体層）、８，
９・・・・・複合電気回路素子。

Claims (2)

【特許請求の範囲】
1. （１）相対する一対の側壁部に外部接続端子を有する個
   別のチップ状回路素子が絶縁体層を介して主面どうし複
   数個接着され、一体化されており、前記相対する一対の
   外部接続端子は間隔をもって平行に配列されている構成
   とした複合電気回路素子。
2. （２）　チップ状回路素子は同一形状、同一寸法を有す
   る特許請求の範囲第１項記載の複合電気回路素子。