JPS60186948A - 外部切換手段を備えたメモリマツプ構造 - Google Patents
外部切換手段を備えたメモリマツプ構造Info
- Publication number
- JPS60186948A JPS60186948A JP4137784A JP4137784A JPS60186948A JP S60186948 A JPS60186948 A JP S60186948A JP 4137784 A JP4137784 A JP 4137784A JP 4137784 A JP4137784 A JP 4137784A JP S60186948 A JPS60186948 A JP S60186948A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- memory
- operating system
- ram
- fixed program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、固定プログラム方式、及び、オペレーティ
ングシステム方式に共用できるメモリに関し、外部に備
えた切換スイッチを操俸することにより、所望の方式で
動作させることのできるコンピュータ構成を可能とする
ものである。
ングシステム方式に共用できるメモリに関し、外部に備
えた切換スイッチを操俸することにより、所望の方式で
動作させることのできるコンピュータ構成を可能とする
ものである。
従来より、コンピュータ構成方式には、アプリケーショ
ンプログラムをＲＯＭに常駐させておく固定プログラム
方式と、アプリケーションプログラムをディスク等に格
納しておき、使用に際してＲＡＭ上に読出すようにした
オペレーティングシステム方式があり、両方式は使用目
的に応じてそれぞれ使い分けられているところである。
ンプログラムをＲＯＭに常駐させておく固定プログラム
方式と、アプリケーションプログラムをディスク等に格
納しておき、使用に際してＲＡＭ上に読出すようにした
オペレーティングシステム方式があり、両方式は使用目
的に応じてそれぞれ使い分けられているところである。
そこで、この発明は、固定プログラム方式、及び、オペ
レーティングシステム方式いずれにも利用できるメモリ
マツプ構造を提供づることを目的とする。
レーティングシステム方式いずれにも利用できるメモリ
マツプ構造を提供づることを目的とする。
上記目的を達成Ｊるためのこの発明は、固定プログラム
方式及びオペレーティングシステム方式に共用されるＲ
ＡＭメモリを設け、該ＲＡ Ｍメモリを前記固定プログ
ラム方式及びオペレーティングシステム方式に適合させ
ると銭に前記両方式に用いられるそれぞれのＲＯＭメモ
リを該両方式にそれぞれ適合させる外部切換手段を設置
プたことを特徴とするものである。
方式及びオペレーティングシステム方式に共用されるＲ
ＡＭメモリを設け、該ＲＡ Ｍメモリを前記固定プログ
ラム方式及びオペレーティングシステム方式に適合させ
ると銭に前記両方式に用いられるそれぞれのＲＯＭメモ
リを該両方式にそれぞれ適合させる外部切換手段を設置
プたことを特徴とするものである。
以下、この発明の一実施例を説明する。
第１図はメモリ部のデコーダ回路ブロック図である。同
定プに１グラム方式に用いるＲＯＭとしては、システム
運転用ＲＯＭ（０１）、２個のプＯ’ｊ−ｙム固定用（
７）ＲＯＭ１、ＲＯＭ”２を設（プ、又、オペレーティ
ングシステム方式に用いるＲＯＭとしては起動用ＲＯＭ
（０２）を設け、それぞれのＲＯＭを別ソケットとして
いる。両方式に共用されるＲＡＭデバイスとしては６４
．ＫＢｙｔｅのダイナミックＲＡＭ３を用い、固定プロ
グラム方式では一部分を３分割のメモリバンクとして用
い、オペレーティングシステム方式では連続した６４に
３ ｙｔｅのメモリとして使用する。外部に設けた切換
スイッチ５は、オペレータによって操作され、前記ＲＡ
Ｍ３、及び、各ＲＯ，Ｍを選択指令するものである。
定プに１グラム方式に用いるＲＯＭとしては、システム
運転用ＲＯＭ（０１）、２個のプＯ’ｊ−ｙム固定用（
７）ＲＯＭ１、ＲＯＭ”２を設（プ、又、オペレーティ
ングシステム方式に用いるＲＯＭとしては起動用ＲＯＭ
（０２）を設け、それぞれのＲＯＭを別ソケットとして
いる。両方式に共用されるＲＡＭデバイスとしては６４
．ＫＢｙｔｅのダイナミックＲＡＭ３を用い、固定プロ
グラム方式では一部分を３分割のメモリバンクとして用
い、オペレーティングシステム方式では連続した６４に
３ ｙｔｅのメモリとして使用する。外部に設けた切換
スイッチ５は、オペレータによって操作され、前記ＲＡ
Ｍ３、及び、各ＲＯ，Ｍを選択指令するものである。
ＲＯＭデコード９は、固定プログラム方式においてＲＯ
Ｍ（０１）又はＲＯＭ（０２）或いは、ＲＯＭ１、ＲＯ
Ｍ２の指定をするものである。ＲＯＭセレ゛クト１１は
、前記ＲＯＭデコード９からの信号を受け、固定プログ
ラム方式の場合にはＲＯＭ（０１）を、オペレーティン
グシステム方式の場合にはＲＯＭ（０２）を選択する。
Ｍ（０１）又はＲＯＭ（０２）或いは、ＲＯＭ１、ＲＯ
Ｍ２の指定をするものである。ＲＯＭセレ゛クト１１は
、前記ＲＯＭデコード９からの信号を受け、固定プログ
ラム方式の場合にはＲＯＭ（０１）を、オペレーティン
グシステム方式の場合にはＲＯＭ（０２）を選択する。
ＲＡＭデコード１３は、ステータス信号を受けてＲＡＭ
セレクト１５に選択信号を送る。又、セレク１−バッフ
ァ１７は固定プログラム方式においてステータス情報を
受け、前記ＲＡＭセレクト１３に選択信号を出しＲＡＭ
３のバンク選択を行うものである。
セレクト１５に選択信号を送る。又、セレク１−バッフ
ァ１７は固定プログラム方式においてステータス情報を
受け、前記ＲＡＭセレクト１３に選択信号を出しＲＡＭ
３のバンク選択を行うものである。
第２図にメモリ切換状態の一例説明図を示した。
図中（Ｉ）は固定プログラム方式におけるメモリ状態を
、（Ｉｆ）はオペレーティングシステム１ノ１’ｃにお
けるメモリ状態を示し、符号（ａ）、及び（ｂ）はオペ
レーティングシステム方式にお（プる起動時の状態、及
び、運転状態を示している。固定プログラム方式におけ
るメモリ状態（Ｉ）は、０〜３ＦＦＦＨ番地をＲＯＭエ
リア、４０００〜７ＦＦＦｌ−１番地を外部メモリ空間
とし、８０００〜ＢＦＦＦＨ番地をバンクエリア、Ｃ０
０Ｏ−ＦＥＦＦＨ番地をＲＡＭエリア、Ｆ Ｆ ＯＯ−
Ｆ Ｆ ＦＦＨ番地をＩ１０ポート用エリアに割当てて
いる。
、（Ｉｆ）はオペレーティングシステム１ノ１’ｃにお
けるメモリ状態を示し、符号（ａ）、及び（ｂ）はオペ
レーティングシステム方式にお（プる起動時の状態、及
び、運転状態を示している。固定プログラム方式におけ
るメモリ状態（Ｉ）は、０〜３ＦＦＦＨ番地をＲＯＭエ
リア、４０００〜７ＦＦＦｌ−１番地を外部メモリ空間
とし、８０００〜ＢＦＦＦＨ番地をバンクエリア、Ｃ０
０Ｏ−ＦＥＦＦＨ番地をＲＡＭエリア、Ｆ Ｆ ＯＯ−
Ｆ Ｆ ＦＦＨ番地をＩ１０ポート用エリアに割当てて
いる。
外部メモリ空間にはＣＰ Ｕの外部バスを用いて他のメ
モリボードを接続すれば、ＲＯＭＪｃ）ＲＡＭの増設も
可能である。
モリボードを接続すれば、ＲＯＭＪｃ）ＲＡＭの増設も
可能である。
一方、オペレーティングシステム方式においては、０〜
３ Ｆ Ｆ Ｆ ｌ−１番地の一部ＲＯＭ（０２）は電
源投入時のイニシャルロードプログラムの１１０Ｍエリ
アとして割当て、パンクコマン°ド切換指令出力後は、
０〜ＦＥＦＦＨ番地全てを全ＲＡＭエリアに、￥して、
ＦＦ０Ｏ〜ＦＦＦＦｌ−１番地はＩ１０ボート用エリア
として割当てる。なお、第２図に示し／＋： （ｆｆ
）図中に符号■〜■を付したメモリデバイスは（ＪＴ＞
図中の同符号■〜■を付したメモリ）１バイスに相当す
る。
３ Ｆ Ｆ Ｆ ｌ−１番地の一部ＲＯＭ（０２）は電
源投入時のイニシャルロードプログラムの１１０Ｍエリ
アとして割当て、パンクコマン°ド切換指令出力後は、
０〜ＦＥＦＦＨ番地全てを全ＲＡＭエリアに、￥して、
ＦＦ０Ｏ〜ＦＦＦＦｌ−１番地はＩ１０ボート用エリア
として割当てる。なお、第２図に示し／＋： （ｆｆ
）図中に符号■〜■を付したメモリデバイスは（ＪＴ＞
図中の同符号■〜■を付したメモリ）１バイスに相当す
る。
固定プログラム方式（Ｉ）では、２個のＲＯＭ（ＲＯＭ
１、ＲＯＭ２）を設けているのでアプリケーションプロ
グラム用として適用させることができる。一方、オペレ
ーティングシステム方式（Ｔｒ）では起動時のＲＯＭ、
及び、ＲＡＭエリアを有するモードと全ＲＡＭモードを
備えているので例えばディスクオペレーティングシステ
ムとして作動させることができる。なお、各々のＲＯＭ
はそれぞれ別ソケットとすると共に、固定プログラム方
式における外部メモリ空間を設（プでメモリ増設を可能
としているので幅広いアプリケーションプログラムを対
応させることができるのである。
１、ＲＯＭ２）を設けているのでアプリケーションプロ
グラム用として適用させることができる。一方、オペレ
ーティングシステム方式（Ｔｒ）では起動時のＲＯＭ、
及び、ＲＡＭエリアを有するモードと全ＲＡＭモードを
備えているので例えばディスクオペレーティングシステ
ムとして作動させることができる。なお、各々のＲＯＭ
はそれぞれ別ソケットとすると共に、固定プログラム方
式における外部メモリ空間を設（プでメモリ増設を可能
としているので幅広いアプリケーションプログラムを対
応させることができるのである。
以上、詳細に説明した通り、この発明は、固定プログラ
ム方式及びオペレーティングシステム方式に共用される
ＲＡＭメ七りを設け、該ＲＡＭメモリを前記固定プログ
ラム方式及びオペレーティングシステム方式に適合さゼ
ると共に前記両方式に用いられるそれぞれのＲＯＭメモ
リを該両方式にそれぞれ適合させる外部切換手段を設け
たことを特徴とするメモリマツプ構造である。従って、
ハードウェア資源を複数の用途に使用することができ、
該資源の最大限の活用を行うことができる。
ム方式及びオペレーティングシステム方式に共用される
ＲＡＭメ七りを設け、該ＲＡＭメモリを前記固定プログ
ラム方式及びオペレーティングシステム方式に適合さゼ
ると共に前記両方式に用いられるそれぞれのＲＯＭメモ
リを該両方式にそれぞれ適合させる外部切換手段を設け
たことを特徴とするメモリマツプ構造である。従って、
ハードウェア資源を複数の用途に使用することができ、
該資源の最大限の活用を行うことができる。
【図面の簡単な説明】
図面はいずれもこの発明の実施例を示し、第１図はメモ
リボードのデコーダ回路ブロック図、第２図はメモリ切
換状態の説明図である。 （０１）、（０２）、１，２．・・・ＲＯＭメモリ３・
・・ＲＡＭメモリ ５・・・切換スイッチ第１図 第２図 手続補正書（自発） 昭和５９年を月７日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５９年特許願第４１３７７号２、
発明の名称 外部切換手段を備えだメモリマツプ構造３
、補正をする者 事件との関係 特許出願人 住所（居所） 神奈川県伊勢原市石田２００番地４、代
理人 郵便番号 １０５ 住所 東京都港区虎ノ門１丁目２番３号 虎ノ門第−ビ
ル５階電話 東京（５０４）３０７５・３０７６・３０
７７番氏名弁理士（６８３４）三 好 保 男５、補正
の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第４頁、上より３行目に、 ｒ ＲＡＭセレクト１３」 とあるのを、 ｒ ＲＡＭセレクト１５」 と補正する、 以上
リボードのデコーダ回路ブロック図、第２図はメモリ切
換状態の説明図である。 （０１）、（０２）、１，２．・・・ＲＯＭメモリ３・
・・ＲＡＭメモリ ５・・・切換スイッチ第１図 第２図 手続補正書（自発） 昭和５９年を月７日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５９年特許願第４１３７７号２、
発明の名称 外部切換手段を備えだメモリマツプ構造３
、補正をする者 事件との関係 特許出願人 住所（居所） 神奈川県伊勢原市石田２００番地４、代
理人 郵便番号 １０５ 住所 東京都港区虎ノ門１丁目２番３号 虎ノ門第−ビ
ル５階電話 東京（５０４）３０７５・３０７６・３０
７７番氏名弁理士（６８３４）三 好 保 男５、補正
の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細書第４頁、上より３行目に、 ｒ ＲＡＭセレクト１３」 とあるのを、 ｒ ＲＡＭセレクト１５」 と補正する、 以上
Claims (1)
- 固定プログラム方式及びオペレーティングシステム方式
に共用されるＲＡＭメモリを設け、該ＲＡＭメモリを前
記固定プログラム方式及びオペレーティングシステム方
式に適合させると共に前記両方式に用いられるそれぞれ
のＲＯＭメモリを該両方式にそれぞれ適合させる外部切
換手段を設けたことを特徴とするメモリマツプ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137784A JPS60186948A (ja) | 1984-03-06 | 1984-03-06 | 外部切換手段を備えたメモリマツプ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137784A JPS60186948A (ja) | 1984-03-06 | 1984-03-06 | 外部切換手段を備えたメモリマツプ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60186948A true JPS60186948A (ja) | 1985-09-24 |
Family
ID=12606715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137784A Pending JPS60186948A (ja) | 1984-03-06 | 1984-03-06 | 外部切換手段を備えたメモリマツプ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186948A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63106056A (ja) * | 1986-10-23 | 1988-05-11 | Sanyo Electric Co Ltd | アドレス制御回路 |
| JPS63239506A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 計測制御システム |
| JPH0814453A (ja) * | 1994-06-30 | 1996-01-16 | Nippo Valve:Kk | 管用継ぎ手 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51131226A (en) * | 1975-05-10 | 1976-11-15 | Mitsubishi Electric Corp | Memory unit |
| JPS581221A (ja) * | 1981-06-26 | 1983-01-06 | Sony Corp | マイクロコンピユ−タ |
| JPS58179977A (ja) * | 1982-04-14 | 1983-10-21 | Nec Corp | メモリ制御装置 |
| JPS58203560A (ja) * | 1982-05-24 | 1983-11-28 | Toshiba Corp | プログラム処理装置 |
-
1984
- 1984-03-06 JP JP4137784A patent/JPS60186948A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51131226A (en) * | 1975-05-10 | 1976-11-15 | Mitsubishi Electric Corp | Memory unit |
| JPS581221A (ja) * | 1981-06-26 | 1983-01-06 | Sony Corp | マイクロコンピユ−タ |
| JPS58179977A (ja) * | 1982-04-14 | 1983-10-21 | Nec Corp | メモリ制御装置 |
| JPS58203560A (ja) * | 1982-05-24 | 1983-11-28 | Toshiba Corp | プログラム処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63106056A (ja) * | 1986-10-23 | 1988-05-11 | Sanyo Electric Co Ltd | アドレス制御回路 |
| JPS63239506A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 計測制御システム |
| JPH0814453A (ja) * | 1994-06-30 | 1996-01-16 | Nippo Valve:Kk | 管用継ぎ手 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3920395B2 (ja) | アドレス変換制御回路及びアドレス変換方法 | |
| CA2053693A1 (en) | Address protection circuit | |
| JPS60157646A (ja) | メモリバンク切換装置 | |
| KR890002469B1 (ko) | 마이크로컴퓨터의 기억 페이징 시스템 | |
| KR920001281B1 (ko) | 정보처리장치 | |
| JPS60186948A (ja) | 外部切換手段を備えたメモリマツプ構造 | |
| JP2003157199A (ja) | データ要求の宛先ノードアドレスを決定する方法およびマルチ・ノードコンピュータシステム | |
| JPS6358536A (ja) | マイクロコンピユ−タシステム | |
| WO2002099809A3 (de) | Verfahren und vorrichtung zum ausblenden von nicht funktionstüchtigen speicherzellen | |
| US20030140187A1 (en) | Microcomputer system reading data from secondary storage medium when receiving upper address from outside and writing data to primary storage medium | |
| JP4015867B2 (ja) | アドレス信号出力装置 | |
| JPH0358743U (ja) | ||
| JPH0562786B2 (ja) | ||
| JPS63106056A (ja) | アドレス制御回路 | |
| JPS593440Y2 (ja) | メモリ選択装置 | |
| JPS63142434A (ja) | 割込み制御方式 | |
| JPS6349771Y2 (ja) | ||
| JPS62287352A (ja) | 電子機器 | |
| JPH03273440A (ja) | メモリアクセス制御装置 | |
| JPH0225542B2 (ja) | ||
| JPS61147352A (ja) | コンピユ−タ装置 | |
| JPH07168756A (ja) | メモリアクセス制御装置 | |
| JPH01216457A (ja) | アドレスバス制御方法 | |
| JPH0476643A (ja) | 主記憶初期化制御方式 | |
| JPS60250450A (ja) | メモリエリア切換回路 |