JPS60180421A - 差動保護継電装置 - Google Patents
差動保護継電装置Info
- Publication number
- JPS60180421A JPS60180421A JP59035548A JP3554884A JPS60180421A JP S60180421 A JPS60180421 A JP S60180421A JP 59035548 A JP59035548 A JP 59035548A JP 3554884 A JP3554884 A JP 3554884A JP S60180421 A JPS60180421 A JP S60180421A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- differential
- waveform
- suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/26—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
- H02H3/28—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at two spaced portions of a single system, e.g. at opposite ends of one line, at input and output of apparatus
- H02H3/283—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at two spaced portions of a single system, e.g. at opposite ends of one line, at input and output of apparatus and taking into account saturation of current transformers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電力系統の機器、母線等を保護する差動保
護継電装置に関するものである。
護継電装置に関するものである。
説明の便宜上、母線の保護継電装置の場合について説明
する。
する。
従来この種の装置として、第１図に示すものがあった。
図において、１は母線、２は主継電器、１１．２１は引
出線路、１２．２２は各引出線路に設置される変流器（
ＣＴ）、１３．２３は各ＣＴに接続される入力装置、＋
３−１．２３−１は差動用人カドランス、＋３−２．２
３−２は抑制用人カドランス、＋３−３．２３−３は抑
制電圧用整流回路、２は主継電器、２−１は動作電圧用
人カドランス、２−２は抑制制御用人カドランス。
出線路、１２．２２は各引出線路に設置される変流器（
ＣＴ）、１３．２３は各ＣＴに接続される入力装置、＋
３−１．２３−１は差動用人カドランス、＋３−２．２
３−２は抑制用人カドランス、＋３−３．２３−３は抑
制電圧用整流回路、２は主継電器、２−１は動作電圧用
人カドランス、２−２は抑制制御用人カドランス。
２−３は動作電圧用整流回路、２−４は抑制制御用整流
回路、２−５は動作電圧出力抵抗、２−６は抑制制御電
圧出力抵抗、２−７は抑制電圧出力抵抗、２−８は抑制
電圧引延用コンデンサ、２−８はレベル検出回路である
。
回路、２−５は動作電圧出力抵抗、２−６は抑制制御電
圧出力抵抗、２−７は抑制電圧出力抵抗、２−８は抑制
電圧引延用コンデンサ、２−８はレベル検出回路である
。
次に動作について説明する。第１図の回路において差動
用人カドランス＋３−１．２３−１の２次側に差動電流
ＩＤが流れ主継電器２に導入される。主継電器２に導入
された差動電流ＩＤは動作電圧用人カドランス２−１、
動作電圧−用整流回路２−３を経て動作出力抵抗２−５
に動作電圧ＩＥＯＩを作ると共に抑制制御用人カドラン
ス２−２、抑制制御用整流回路２−４を経て抑制制御電
圧出力抵抗２−６に抑制制御電圧ＩＥＰＩを作る。一方
、各入力装置の抑制用人カドランス＋３−２．２３−２
、抑制電圧用整流回路１３３ 、２３３を経て各端子の
ＣＴ１２，２２の２次電流中の最大値が端子抑制電圧Ｉ
ＥＴ＋として主継電器２に導出されるが、上記端子抑制
電圧ＩＥＴ＋と前記抑制制御電圧Ｉ ＥＰ ＋とは極性
が逆であり、これらが瞬時値比較され、端子抑制電圧Ｉ
ＥＴ ＋から抑制制御電圧ＩＥＰＩを差引いた残りが
最終的に抑制電圧ＩＲＩとして抑制電圧出力抵抗２−７
に発生し、この抑制電圧ＩＥＲＩは抑制電圧引延用コン
デンサ２−８で適当時間を引延すようにしている。主継
電器２の動作出力は抑制電圧Ｉ Ｅ、、 Ｉに対して動
作電圧ＩＥ０１が太きいときレベル検出回路２−８が動
作し出力するように構成されている。ここで、母線の内
部故障時は、差動電流ＩＤが発生し、主継電器２の動作
出力抵抗２−５に動作電圧ｌ Ｅｏ ｌを発生する。一
方端子抑制電圧ＩＥＴＩが主継電器２に導出されるが、
この時差動電流ＩＤにより生成された抑制制御電圧ＩＥ
ＰＩが抑制制御電圧出力抵抗２−６の両端に発生してお
り、端子抑制電圧ＩＥＴ＋を阻止するように作用してい
る。内部故障の場合は、流入端ＣＴｌ２゜２２の２次電
流と差動電流とは同様の波形となり、また流入端が多端
子の場合は必ず各端子電流より差動電流が必ず大である
ため、各端子ＣＴＩ ２ 。
用人カドランス＋３−１．２３−１の２次側に差動電流
ＩＤが流れ主継電器２に導入される。主継電器２に導入
された差動電流ＩＤは動作電圧用人カドランス２−１、
動作電圧−用整流回路２−３を経て動作出力抵抗２−５
に動作電圧ＩＥＯＩを作ると共に抑制制御用人カドラン
ス２−２、抑制制御用整流回路２−４を経て抑制制御電
圧出力抵抗２−６に抑制制御電圧ＩＥＰＩを作る。一方
、各入力装置の抑制用人カドランス＋３−２．２３−２
、抑制電圧用整流回路１３３ 、２３３を経て各端子の
ＣＴ１２，２２の２次電流中の最大値が端子抑制電圧Ｉ
ＥＴ＋として主継電器２に導出されるが、上記端子抑制
電圧ＩＥＴ＋と前記抑制制御電圧Ｉ ＥＰ ＋とは極性
が逆であり、これらが瞬時値比較され、端子抑制電圧Ｉ
ＥＴ ＋から抑制制御電圧ＩＥＰＩを差引いた残りが
最終的に抑制電圧ＩＲＩとして抑制電圧出力抵抗２−７
に発生し、この抑制電圧ＩＥＲＩは抑制電圧引延用コン
デンサ２−８で適当時間を引延すようにしている。主継
電器２の動作出力は抑制電圧Ｉ Ｅ、、 Ｉに対して動
作電圧ＩＥ０１が太きいときレベル検出回路２−８が動
作し出力するように構成されている。ここで、母線の内
部故障時は、差動電流ＩＤが発生し、主継電器２の動作
出力抵抗２−５に動作電圧ｌ Ｅｏ ｌを発生する。一
方端子抑制電圧ＩＥＴＩが主継電器２に導出されるが、
この時差動電流ＩＤにより生成された抑制制御電圧ＩＥ
ＰＩが抑制制御電圧出力抵抗２−６の両端に発生してお
り、端子抑制電圧ＩＥＴ＋を阻止するように作用してい
る。内部故障の場合は、流入端ＣＴｌ２゜２２の２次電
流と差動電流とは同様の波形となり、また流入端が多端
子の場合は必ず各端子電流より差動電流が必ず大である
ため、各端子ＣＴＩ ２ 。
２２の２次電流の最大値に比例して発生する端子抑制電
圧Ｉ ＥＴ ｌよシ、差動電流ＩＤに比例して発生する
抑制制御電圧１ＥｐｌＯ方が大きくなり、端子抑制電圧
ＩＥＴ＋は確実に打消され抑制電圧ｊＥｒＬｌは零とな
るため、主継電器２は確実に動作することになる。
圧Ｉ ＥＴ ｌよシ、差動電流ＩＤに比例して発生する
抑制制御電圧１ＥｐｌＯ方が大きくなり、端子抑制電圧
ＩＥＴ＋は確実に打消され抑制電圧ｊＥｒＬｌは零とな
るため、主継電器２は確実に動作することになる。
次に外部故障においては流出端ＣＴ１２．２２が飽和し
て誤差差動電流ＩＤが発生し、主継電器２の動作出力抵
抗２−５に動作電圧ｌ ＥＱ ｌを発生することがある
ため、誤動作を防止する抑制電圧１Ｅａｌが必要となる
。ＣＴは直流分を含む電流に対しては極端に飽和し易い
ことは周知の通りであり、外部故障時の電流に減衰性の
過渡１μ流分電流を含んだ場合が一番誤動作しゃすいこ
ととなる。
て誤差差動電流ＩＤが発生し、主継電器２の動作出力抵
抗２−５に動作電圧ｌ ＥＱ ｌを発生することがある
ため、誤動作を防止する抑制電圧１Ｅａｌが必要となる
。ＣＴは直流分を含む電流に対しては極端に飽和し易い
ことは周知の通りであり、外部故障時の電流に減衰性の
過渡１μ流分電流を含んだ場合が一番誤動作しゃすいこ
ととなる。
この状態での従来リレーの応動を第３図の波形図で説明
する。
する。
第３図の波形１は流入端ＣＴの電流和で、点線で示した
ものが不飽和時の電流で、実線波形が実際のＣＴ２次電
流電流る。流入端は多端子のため、各ＣＴに故障電流が
分散され、ＣＴ飽和の度合いは小さいが、ＣＴが直流飽
和している。波形２は流出端ＣＴ２次電流波形であり、
点線が不飽和の場合、実線が実際ＯＣＴの２次電流であ
る。流出端は故障電流が集中するため、交流飽和が激し
くなる。波形３は端子抑制電圧Ｉ ＥＴ ＋であり、各
ＣＴ２次電流電流最大値に比例するものであるが、流入
端が多端子である場合を考慮し、流入端ＣＴによる抑制
力は期待しないものとし・、流出端ＣＴ２次電流電流る
もののみを示している。したがって波形３は波形２より
生成されたものであるが、端子抑制電圧Ｉ ＥＴ ＋を
発生する入力装置の抑制用人カドランスは直流飽和を防
ぐためギャップ付トランスとしているので、その出力電
圧は１次電流を微分した波形となり、直流分は消去され
ている。
ものが不飽和時の電流で、実線波形が実際のＣＴ２次電
流電流る。流入端は多端子のため、各ＣＴに故障電流が
分散され、ＣＴ飽和の度合いは小さいが、ＣＴが直流飽
和している。波形２は流出端ＣＴ２次電流波形であり、
点線が不飽和の場合、実線が実際ＯＣＴの２次電流であ
る。流出端は故障電流が集中するため、交流飽和が激し
くなる。波形３は端子抑制電圧Ｉ ＥＴ ＋であり、各
ＣＴ２次電流電流最大値に比例するものであるが、流入
端が多端子である場合を考慮し、流入端ＣＴによる抑制
力は期待しないものとし・、流出端ＣＴ２次電流電流る
もののみを示している。したがって波形３は波形２より
生成されたものであるが、端子抑制電圧Ｉ ＥＴ ＋を
発生する入力装置の抑制用人カドランスは直流飽和を防
ぐためギャップ付トランスとしているので、その出力電
圧は１次電流を微分した波形となり、直流分は消去され
ている。
波形４は誤差差動電流ＩＤであり、波形１より波形２を
差引いたものと、：なる。波形の負側誤差差動電流は流
入端ＣＴの無飽和区間における流入端ＣＴ、ｊ の直流飽和誤差方寸ｔりシ、流入端ＣＴの直流分飽和が
大きい程波形４の負側誤差分も大きくなる。
差引いたものと、：なる。波形の負側誤差差動電流は流
入端ＣＴの無飽和区間における流入端ＣＴ、ｊ の直流飽和誤差方寸ｔりシ、流入端ＣＴの直流分飽和が
大きい程波形４の負側誤差分も大きくなる。
波形５は抑制制御電圧Ｉ ＥＰ ｌであり、波形４より
生成されたものであるが、内部故障時に前記説明通り、
端子抑制電圧ＩＥＴＩを打消す演算をするため、電圧Ｉ
ＥＴ ＋と電圧Ｉ ＥＰ １は同一位相の関係にして
おく必要がある。従って、抑制制御用人カトランス２−
２もギャップ付トランスとなっており、２次出力電圧は
入力電流を微分した波形となる。
生成されたものであるが、内部故障時に前記説明通り、
端子抑制電圧ＩＥＴＩを打消す演算をするため、電圧Ｉ
ＥＴ ＋と電圧Ｉ ＥＰ １は同一位相の関係にして
おく必要がある。従って、抑制制御用人カトランス２−
２もギャップ付トランスとなっており、２次出力電圧は
入力電流を微分した波形となる。
波形６は抑制電圧ＩＥル１であり、波形３がら波形５を
差引いたものが抑制出力抵抗２−７の両端に生成され、
これをコンデンサ２−８で引延したもの（斜線部）であ
る。波形１は動作電圧Ｉ ＥＯＩで波形４を全波整流し
たものに比例している。
差引いたものが抑制出力抵抗２−７の両端に生成され、
これをコンデンサ２−８で引延したもの（斜線部）であ
る。波形１は動作電圧Ｉ ＥＯＩで波形４を全波整流し
たものに比例している。
以上説明したように、外部故障でＣＴ飽和を生じた場合
の主継電器２に印加される誤差差動電流ＩＤ 、端子抑
制電圧ＩＥＴ＋は第３図の波形３、波形４のようになり
、その結果リレーの動作電圧ＩＥＯＩ、抑制電圧ｌ Ｅ
Ｂ ｌは波形６、波形７のようになるので、主継電器２
の動作を決定するレベル検出回路２−８の印加電圧は波
形１と波形６の差電圧となるものである。従つ、て、波
形６の斜線部で示す抑制電圧が誤動作を防止するための
実質的抑制力でるり、この大きさとコンデンサ７による
引延し特性が誤動作防止のための性能を決定することに
なる。
の主継電器２に印加される誤差差動電流ＩＤ 、端子抑
制電圧ＩＥＴ＋は第３図の波形３、波形４のようになり
、その結果リレーの動作電圧ＩＥＯＩ、抑制電圧ｌ Ｅ
Ｂ ｌは波形６、波形７のようになるので、主継電器２
の動作を決定するレベル検出回路２−８の印加電圧は波
形１と波形６の差電圧となるものである。従つ、て、波
形６の斜線部で示す抑制電圧が誤動作を防止するための
実質的抑制力でるり、この大きさとコンデンサ７による
引延し特性が誤動作防止のための性能を決定することに
なる。
従来の装置は以上のように構成されているので外部故障
時の抑制電圧ＩＥＲＩはコンデンサ２−８の特性に大き
く左右され、まき故障電流中の直流分減衰時間が長く、
流出端ＣＴ２次電流電流２波又は第３波の成分が小さい
場合は端子抑制電圧ｌ ＥＴ ＋の第２波又は第３波成
分も小さくなるため、結果として抑制電圧＋ ａ、Ｌ＋
も小さくなり、誤動作の危険性が生ずる。また、外部故
障時の誤動作を防止するためには、入力装置の端子抑制
用人カドランスを直流飽和させないようにギャップ付ト
ランスとすることが必要であるが、内部故障時に確実に
端子抑制電圧ＩＥＴ＋を打消すためには抑制制御用人カ
ドランスもギャップ付トランスとして位相関係を完全に
合致させることが必要となるが、相互の回路を構成する
部品の定数を調整して時定数（Ｌ／Ｒ）を合致させるこ
とは難しいなどの欠点があった。
時の抑制電圧ＩＥＲＩはコンデンサ２−８の特性に大き
く左右され、まき故障電流中の直流分減衰時間が長く、
流出端ＣＴ２次電流電流２波又は第３波の成分が小さい
場合は端子抑制電圧ｌ ＥＴ ＋の第２波又は第３波成
分も小さくなるため、結果として抑制電圧＋ ａ、Ｌ＋
も小さくなり、誤動作の危険性が生ずる。また、外部故
障時の誤動作を防止するためには、入力装置の端子抑制
用人カドランスを直流飽和させないようにギャップ付ト
ランスとすることが必要であるが、内部故障時に確実に
端子抑制電圧ＩＥＴ＋を打消すためには抑制制御用人カ
ドランスもギャップ付トランスとして位相関係を完全に
合致させることが必要となるが、相互の回路を構成する
部品の定数を調整して時定数（Ｌ／Ｒ）を合致させるこ
とは難しいなどの欠点があった。
この発明は上記のような従来のものあ欠点を除去するた
めになされたもので、従来よりさらに外部故障時ＯＣＴ
飽和対策が強化でき、かつ煩雑な調整なく、又入力装置
も小形で簡単化された安価な装置を提供することを目的
とする。
めになされたもので、従来よりさらに外部故障時ＯＣＴ
飽和対策が強化でき、かつ煩雑な調整なく、又入力装置
も小形で簡単化された安価な装置を提供することを目的
とする。
〔発明の実施例〕
以下、この発明の一実施例を第２図の回路図に基づいて
説明する。まず構成を説明すると、図中１．１１．＋２
．１３，１３３．２１．２２．２３３は第１図の同一符
号と同様の構成要素を示す。第３図において、＋３−１
．２３−１は端子式カドランス、＋３−２．２：１２は
端子抑制出カドランス、１３−４．２３−４は端子出力
抵抗、３は主継電器、３−１は入カドランス、３−２は
動作１力整流回路、３−３は差動要素、３−４は補助抑
制制御出力電圧用の位相シフト回路、３−５は主抑制制
御出力電圧用の整流回路、３−６は補助抑制制御出力電
圧用の整流回路、３−７．３−８は主および補助抑制制
御出力用の出力抵抗、３−９は端子抑制出力用の出力抵
抗、３−１０はレベル検出回路、３−１１は信号引延し
回路、３−１２はノット（ＮＯＴ）回路、３−１３はア
ンド（ＡＮＤ）回路である。
説明する。まず構成を説明すると、図中１．１１．＋２
．１３，１３３．２１．２２．２３３は第１図の同一符
号と同様の構成要素を示す。第３図において、＋３−１
．２３−１は端子式カドランス、＋３−２．２：１２は
端子抑制出カドランス、１３−４．２３−４は端子出力
抵抗、３は主継電器、３−１は入カドランス、３−２は
動作１力整流回路、３−３は差動要素、３−４は補助抑
制制御出力電圧用の位相シフト回路、３−５は主抑制制
御出力電圧用の整流回路、３−６は補助抑制制御出力電
圧用の整流回路、３−７．３−８は主および補助抑制制
御出力用の出力抵抗、３−９は端子抑制出力用の出力抵
抗、３−１０はレベル検出回路、３−１１は信号引延し
回路、３−１２はノット（ＮＯＴ）回路、３−１３はア
ンド（ＡＮＤ）回路である。
前記端子式カドランス＋３−１．２３−１はギャップ付
トランスとし、ＣＴｌ２．２２の２次電流に含まれる直
流分電流で飽和させないようにすると共に、交流分電流
を微分したものに比例した電圧を出力として使用するこ
とによりＣＴｌ２゜２２飽和時の端子抑制電圧ＩＥＴ＋
の出方向上を図っている。また従来はＣＴ比マツチング
用に入力装置のトランス二次側にタップ口出しを設けて
いたが、ＣＴｌ２．２２の２次電流容量の口出し線が必
要であり、配線部が大きくなるので本発明では端子式カ
ドランスＩ：３−２．２３−２１４タツプレスとしてい
る。以上のことから端子式カドランス＋３−１．２３−
２の２次出力側は直流分を含まない電圧出力源となるた
め、端子抑制出カドランス＋３−２．２３−２は飽和電
圧を小さくすることができ、大幅な小形化が可能であり
、整流回路＋３−３．２８−３および端子出力抵抗１３
−４．２３−４と共にプリント基板に搭載することも可
能である。尚、端子出力抵抗＋３−４．２３−４は分圧
するタップを設けてＣＴ比マッチングさせており、従来
のトランスコイル口出しタップの代わりをすることがで
きるようにしているが、その抵抗値は端子入カドランス
＋３−１．２３”１０２次リフアクタンスと時定数（Ｌ
／Ｒ）協調をとり、ＣＴ２次電流電流まれる直流分を除
去する特性に支障を生じないようにしている。
トランスとし、ＣＴｌ２．２２の２次電流に含まれる直
流分電流で飽和させないようにすると共に、交流分電流
を微分したものに比例した電圧を出力として使用するこ
とによりＣＴｌ２゜２２飽和時の端子抑制電圧ＩＥＴ＋
の出方向上を図っている。また従来はＣＴ比マツチング
用に入力装置のトランス二次側にタップ口出しを設けて
いたが、ＣＴｌ２．２２の２次電流容量の口出し線が必
要であり、配線部が大きくなるので本発明では端子式カ
ドランスＩ：３−２．２３−２１４タツプレスとしてい
る。以上のことから端子式カドランス＋３−１．２３−
２の２次出力側は直流分を含まない電圧出力源となるた
め、端子抑制出カドランス＋３−２．２３−２は飽和電
圧を小さくすることができ、大幅な小形化が可能であり
、整流回路＋３−３．２８−３および端子出力抵抗１３
−４．２３−４と共にプリント基板に搭載することも可
能である。尚、端子出力抵抗＋３−４．２３−４は分圧
するタップを設けてＣＴ比マッチングさせており、従来
のトランスコイル口出しタップの代わりをすることがで
きるようにしているが、その抵抗値は端子入カドランス
＋３−１．２３”１０２次リフアクタンスと時定数（Ｌ
／Ｒ）協調をとり、ＣＴ２次電流電流まれる直流分を除
去する特性に支障を生じないようにしている。
次に動作について説明する。ＣＴｌ２．２２の２次電流
の変化分に比例した出力電圧は入力装置１３．２３の端
子出力抵抗＋３−４．２３−４に各々導出され、これを
全端子直列合成するように接続されている主継電器３の
入カドランス３−１に差動電圧ＦＤとして導入される。
の変化分に比例した出力電圧は入力装置１３．２３の端
子出力抵抗＋３−４．２３−４に各々導出され、これを
全端子直列合成するように接続されている主継電器３の
入カドランス３−１に差動電圧ＦＤとして導入される。
また各ＣＴｌ２゜２２の２次電流の変化分に比例した絶
対値電圧を端子抑制電圧１ＥＴｌ＆して、入力装置１３
．２３の整流回路＋３−３；２３−３の２次側に導出し
、これを全端子並列に接続して主継電器３に導入してい
る。上記主継電器３に導入される電圧は従来と同じく各
Ｃ，Ｔ２次電流の内最大のものに比例する最大値抑制方
式となっており、以下これを端子抑制電圧ＩＥＴ＋と称
する。主継電器３は差動電圧ＥＤの発生により差動要素
３−３が動作し、ノット（ＮＯＴ ）回路３−１２が不
動作の条件で動作出力を出すものであり、内部故障時に
ノット回路３−１２が不動作となり、外部故障時にはノ
ット回路３１２が動作してアンド（Ａ Ｎ’Ｄ ）回路
３−１３の動作をロックするようにしている。回路位相
シフト回路３−４、整流回路３−５、整流回路３−６、
出力抵抗３−７、出力抵抗３−８は、上記主継電器３の
内部故障時に端子抑制電圧ＩＥＴ＋を打消し、リレーを
完全に動作させる作用をする。すなわち、内部故障時は
端子抑制電圧Ｉ ＥＴ ＋が発生すると同時に差動電圧
ＥＤも生じており、この差動電圧ＥＤに比例した主抑制
制御出力電圧ＩＥＰＩが整流回路３−５の２次側に導出
される。内部故障時は各ＣＴ１２．２２２次電流に比例
した端子抑制電圧ＩＥＴＩより差動電圧ＥＤｒＫ、比例
した主抑制御Ｊ御出力電圧ｌ ＥＰ Ｉの方が必ず大き
いため、ＩＥＴＩ −ＩＥＰＩ ＜ ０となり、この条
件ではレベル検出回路３−１０は動作しないようにして
いる。また位相シフト回路３−４、整流回路３−６、出
力抵抗３−８は内部故障時に各端子ＣＴ２次電流電流相
がずれている場合に主抑制制御出力電圧ＩＰ２ＰＩのみ
では完全に打消しきれないことがあるので、この対策と
して設けたもので、電圧ＩＥＰ＋より適当に位相をずら
した補助抑制制御出力電圧ＩＥＰ’ｌを重畳させること
により端子抑制電圧Ｉ ＥＴ ＋を確実に打消すように
したものである。尚、この問題は従来装置でも同じこと
が言え、何らかの対策は必要である。
対値電圧を端子抑制電圧１ＥＴｌ＆して、入力装置１３
．２３の整流回路＋３−３；２３−３の２次側に導出し
、これを全端子並列に接続して主継電器３に導入してい
る。上記主継電器３に導入される電圧は従来と同じく各
Ｃ，Ｔ２次電流の内最大のものに比例する最大値抑制方
式となっており、以下これを端子抑制電圧ＩＥＴ＋と称
する。主継電器３は差動電圧ＥＤの発生により差動要素
３−３が動作し、ノット（ＮＯＴ ）回路３−１２が不
動作の条件で動作出力を出すものであり、内部故障時に
ノット回路３−１２が不動作となり、外部故障時にはノ
ット回路３１２が動作してアンド（Ａ Ｎ’Ｄ ）回路
３−１３の動作をロックするようにしている。回路位相
シフト回路３−４、整流回路３−５、整流回路３−６、
出力抵抗３−７、出力抵抗３−８は、上記主継電器３の
内部故障時に端子抑制電圧ＩＥＴ＋を打消し、リレーを
完全に動作させる作用をする。すなわち、内部故障時は
端子抑制電圧Ｉ ＥＴ ＋が発生すると同時に差動電圧
ＥＤも生じており、この差動電圧ＥＤに比例した主抑制
制御出力電圧ＩＥＰＩが整流回路３−５の２次側に導出
される。内部故障時は各ＣＴ１２．２２２次電流に比例
した端子抑制電圧ＩＥＴＩより差動電圧ＥＤｒＫ、比例
した主抑制御Ｊ御出力電圧ｌ ＥＰ Ｉの方が必ず大き
いため、ＩＥＴＩ −ＩＥＰＩ ＜ ０となり、この条
件ではレベル検出回路３−１０は動作しないようにして
いる。また位相シフト回路３−４、整流回路３−６、出
力抵抗３−８は内部故障時に各端子ＣＴ２次電流電流相
がずれている場合に主抑制制御出力電圧ＩＰ２ＰＩのみ
では完全に打消しきれないことがあるので、この対策と
して設けたもので、電圧ＩＥＰ＋より適当に位相をずら
した補助抑制制御出力電圧ＩＥＰ’ｌを重畳させること
により端子抑制電圧Ｉ ＥＴ ＋を確実に打消すように
したものである。尚、この問題は従来装置でも同じこと
が言え、何らかの対策は必要である。
次に外部故障の場合であるが、この時はレベル検出回路
３−１０が動作しアンド回路３−１３を確実にロックす
る必要がある。外部故障で誤動作の危険性が一番犬きい
ケースは、前記の従来装置説明時と同じく故障電流に直
流分が重畳し、ＣＴ１２．２２が極端に飽和した時であ
る。この場合について、本発明の動作を第４図で説明す
る。流入端電流波形及び流出端電流波形は第２図の従来
装置の波形１、波形２と同じであり、その時発生する流
入端ＣＴ２次電流和と流出端ＣＴ２次電流電流分、すな
わち誤差差動型、流ｒＤは第４図の波形４となる。波形
３は端子抑制電圧ＩＥＴ＋であり、この波形３も第３図
における従来装置の波形３と同じでめるが、主継電器３
０入カドランス３−１に印加される誤差差動電圧ＥＤは
波形５のようになる。この波形５は入力装置１３．２３
の端子入カドランス１３−１．２３−１がギャップ付ト
ランスであるためＣＴ２次電流電流分した波形となり、
波形４を微分したものと等しくなる。波形６は主抑制制
御出力電圧ＩＥＰＩであり、波形５を全波整流したもの
となる。波形７は位相シフト回路３−４の出力であり、
この例では波形５を９０°シフトした波形となっている
。波形８は波形７を全波整流したもので、波形９は最終
の抑制電圧Ｉ Ｅｎ ＋で波形３より波形６，８を差引
いたもので、これがレベル検出回路３−１０に印加され
ることになる。
３−１０が動作しアンド回路３−１３を確実にロックす
る必要がある。外部故障で誤動作の危険性が一番犬きい
ケースは、前記の従来装置説明時と同じく故障電流に直
流分が重畳し、ＣＴ１２．２２が極端に飽和した時であ
る。この場合について、本発明の動作を第４図で説明す
る。流入端電流波形及び流出端電流波形は第２図の従来
装置の波形１、波形２と同じであり、その時発生する流
入端ＣＴ２次電流和と流出端ＣＴ２次電流電流分、すな
わち誤差差動型、流ｒＤは第４図の波形４となる。波形
３は端子抑制電圧ＩＥＴ＋であり、この波形３も第３図
における従来装置の波形３と同じでめるが、主継電器３
０入カドランス３−１に印加される誤差差動電圧ＥＤは
波形５のようになる。この波形５は入力装置１３．２３
の端子入カドランス１３−１．２３−１がギャップ付ト
ランスであるためＣＴ２次電流電流分した波形となり、
波形４を微分したものと等しくなる。波形６は主抑制制
御出力電圧ＩＥＰＩであり、波形５を全波整流したもの
となる。波形７は位相シフト回路３−４の出力であり、
この例では波形５を９０°シフトした波形となっている
。波形８は波形７を全波整流したもので、波形９は最終
の抑制電圧Ｉ Ｅｎ ＋で波形３より波形６，８を差引
いたもので、これがレベル検出回路３−１０に印加され
ることになる。
尚、第４図の波形図は図面作成簡素化のため、ＣＴ飽和
波形は飽和開始で完全零出力とし、また微分波形は飽和
開始点の変化分を省略しているが、原理的には影響ない
。また波形９の導出演算式は（ＪＥＴ ｌ −に＋（１
Ｅｐｌ ＋ｌＥＰ’ｌ）ｌ”＞ Ｋ２ （但し、Ｋｌ、
に２は定数）であシ、電圧ＬＥＰＩ ｌ １ＥＰｉの方
がｉ ＥＴ １より大きい場合はレベル検出回路３−１
０を不動作にする方向で作用するため、波形９では零と
見なしている。波形９の抑制電圧ＩＥＦＬ１の大きさが
レベル検出回路３−１０の検出値に２より大きくなると
、該レベル検出回路３−１０は動作し１波形１０のよう
な信号を出す。信号引延し回路３−１１はレベル検出回
路３−１１が動作すれば瞬時に動作し、入力信号がなく
なっても一定時間動作信号を引延すもので波形１１のよ
うに連続動作波形とするものである。
波形は飽和開始で完全零出力とし、また微分波形は飽和
開始点の変化分を省略しているが、原理的には影響ない
。また波形９の導出演算式は（ＪＥＴ ｌ −に＋（１
Ｅｐｌ ＋ｌＥＰ’ｌ）ｌ”＞ Ｋ２ （但し、Ｋｌ、
に２は定数）であシ、電圧ＬＥＰＩ ｌ １ＥＰｉの方
がｉ ＥＴ １より大きい場合はレベル検出回路３−１
０を不動作にする方向で作用するため、波形９では零と
見なしている。波形９の抑制電圧ＩＥＦＬ１の大きさが
レベル検出回路３−１０の検出値に２より大きくなると
、該レベル検出回路３−１０は動作し１波形１０のよう
な信号を出す。信号引延し回路３−１１はレベル検出回
路３−１１が動作すれば瞬時に動作し、入力信号がなく
なっても一定時間動作信号を引延すもので波形１１のよ
うに連続動作波形とするものである。
以上の説明でも明らかなように、内部故障時の性能を向
上させるために設けた補助抑制制御出力電圧ＩＥＰＭは
位相シフト量を９０°以下とし、大きさを適当値に設定
すれば何も支障は生じないし、従来装置の欠点であった
第２波または第３波で端子抑制電圧ＩＥＴ＋が発生しな
いような極度なＣＴ直流飽和対策としても、信号引延し
回路３−１１の引延し時限を適当値に選定することで容
易に対策を施すことができる。また入力装置の端子式カ
ドランス１個をギャップ付きとすることで、ＣＴ２次直
次号流分対策しているため、装置内回路定数による位相
ずれ問題もなくなったので内部故障時に不要抑制出力で
誤不動作あるいは動作遅延等の障害は全く心配する必要
はない。
上させるために設けた補助抑制制御出力電圧ＩＥＰＭは
位相シフト量を９０°以下とし、大きさを適当値に設定
すれば何も支障は生じないし、従来装置の欠点であった
第２波または第３波で端子抑制電圧ＩＥＴ＋が発生しな
いような極度なＣＴ直流飽和対策としても、信号引延し
回路３−１１の引延し時限を適当値に選定することで容
易に対策を施すことができる。また入力装置の端子式カ
ドランス１個をギャップ付きとすることで、ＣＴ２次直
次号流分対策しているため、装置内回路定数による位相
ずれ問題もなくなったので内部故障時に不要抑制出力で
誤不動作あるいは動作遅延等の障害は全く心配する必要
はない。
また、上記実施例では端子抑制電圧Ｉ ＥＴ ＋を各Ｃ
Ｔ２次電流電流中大値に比例したものとする最大抑制方
式としているが、各０１２次電流に比例した絶対値和と
するスカラー和抑制方式としてもよい。
Ｔ２次電流電流中大値に比例したものとする最大抑制方
式としているが、各０１２次電流に比例した絶対値和と
するスカラー和抑制方式としてもよい。
以上のように、この発明によれば入力装置の端子抑制用
人カドランスをギャップ付きトランスとし、０１２次電
流に含まれる直流分電流で飽和させないように構成した
ので、入力装置の小形化、簡素化が可能になり、また故
障電流中に含まれる直流分電流の減衰時間が長（ＣＴ飽
和が激しい場合でも絶対誤動作しない高性能な差動保護
継電装置が得られる効果がある。
人カドランスをギャップ付きトランスとし、０１２次電
流に含まれる直流分電流で飽和させないように構成した
ので、入力装置の小形化、簡素化が可能になり、また故
障電流中に含まれる直流分電流の減衰時間が長（ＣＴ飽
和が激しい場合でも絶対誤動作しない高性能な差動保護
継電装置が得られる効果がある。
第１図は従来の差動保護継電装置の原理回路図、第２図
は第１図の従来装置の原理を説明するための外部故障時
の波形説明図、第３図はこの発明の一実施例による差動
保護継電装置の原理回路図、第４図は第３図の実施例を
説明するだめの外部故障時の波形説明図である。 １・・・母線、１１，２１・・・引出し線路、１２．２
２・・・ＣＴ、１３．２８・・・入力装置、＋３−１．
１３−２・・・端子式カドランス、＋３−２．２３−２
・・・端子抑制用カドランス、＋３−３．２３−３・・
・整流回路、＋３−４．２３−４・・・端子出力抵抗、
３・・・主継電器、３−１・・・入カドランス、３−２
・動作出力用整流回路、３−３・・・差動要素、３−４
・・・位相シフト回路、３−５．’３−６・・整流回路
、３−７．３−８・・・出力抵抗、３−９・・・出力抵
抗、３−１０・・・レベル検出回路、３−Ｉ＋・・・信
号引延し回路、３−１２・・・Ｎ０１回路、３−１３・
・・ＡＮＤ回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第２図 第４図 手続補正音（自発） 特許庁長官殿 １、事件の表示 特願昭５９−３５５４８号２、発明の
名称 差動保護継電装置 ３、補正をする者 代表者片山仁八部 ６、補正の内容′ １ （１） 別紙の通り特許請求の範囲を補正する。 、 添付書類の目録 補正後の特許；ｉｉｘの範囲を記載した書面 １通以上 補正後の特許請求の範囲 保護対象の母線に接続さ扛た複数の引出し線路対応に設
けらｎた変流器より導出さｎ象電流を導入しギャップ付
トランスを介してＣＴ比に応じて分圧して得全第１の出
力及び該第１の出力を第２のトランスを介してのち全波
整流して得る第２の出刃を送出する上記各変流器対応の
入力装置と。 上記各人力装置の第１の出力をベクトル合成して得る微
分値差動出力が一足値以上の条件で応動する第１の検出
要素と、上記名入力装置の第２の出刃を合成して得る微
分値抑制出力の瞬時値に対してこｎを阻止する１回に作
用する上記微分値差動出力の絶対値に比例した主抑制制
御出力及び上記微分値差動出力を位相シフトして得る出
力の絶対値に比例した補助抑制制御出力をそｎ−ｔ′ｎ
作用させる第２の検出要素とを備え、上記第２の検出要
素が動作したとき一足時間だけ上記第１の検出要素の動
作出刃信号の供給を阻止させたことを特徴とする差動保
護継電装置。
は第１図の従来装置の原理を説明するための外部故障時
の波形説明図、第３図はこの発明の一実施例による差動
保護継電装置の原理回路図、第４図は第３図の実施例を
説明するだめの外部故障時の波形説明図である。 １・・・母線、１１，２１・・・引出し線路、１２．２
２・・・ＣＴ、１３．２８・・・入力装置、＋３−１．
１３−２・・・端子式カドランス、＋３−２．２３−２
・・・端子抑制用カドランス、＋３−３．２３−３・・
・整流回路、＋３−４．２３−４・・・端子出力抵抗、
３・・・主継電器、３−１・・・入カドランス、３−２
・動作出力用整流回路、３−３・・・差動要素、３−４
・・・位相シフト回路、３−５．’３−６・・整流回路
、３−７．３−８・・・出力抵抗、３−９・・・出力抵
抗、３−１０・・・レベル検出回路、３−Ｉ＋・・・信
号引延し回路、３−１２・・・Ｎ０１回路、３−１３・
・・ＡＮＤ回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第２図 第４図 手続補正音（自発） 特許庁長官殿 １、事件の表示 特願昭５９−３５５４８号２、発明の
名称 差動保護継電装置 ３、補正をする者 代表者片山仁八部 ６、補正の内容′ １ （１） 別紙の通り特許請求の範囲を補正する。 、 添付書類の目録 補正後の特許；ｉｉｘの範囲を記載した書面 １通以上 補正後の特許請求の範囲 保護対象の母線に接続さ扛た複数の引出し線路対応に設
けらｎた変流器より導出さｎ象電流を導入しギャップ付
トランスを介してＣＴ比に応じて分圧して得全第１の出
力及び該第１の出力を第２のトランスを介してのち全波
整流して得る第２の出刃を送出する上記各変流器対応の
入力装置と。 上記各人力装置の第１の出力をベクトル合成して得る微
分値差動出力が一足値以上の条件で応動する第１の検出
要素と、上記名入力装置の第２の出刃を合成して得る微
分値抑制出力の瞬時値に対してこｎを阻止する１回に作
用する上記微分値差動出力の絶対値に比例した主抑制制
御出力及び上記微分値差動出力を位相シフトして得る出
力の絶対値に比例した補助抑制制御出力をそｎ−ｔ′ｎ
作用させる第２の検出要素とを備え、上記第２の検出要
素が動作したとき一足時間だけ上記第１の検出要素の動
作出刃信号の供給を阻止させたことを特徴とする差動保
護継電装置。
Claims (1)
- 保護対象の母線に接続された複数の引出し線路対応に設
けられた変流器より導出された電流を導入しギャップ付
トランスを介してＣＴ比に応じて分圧して得る第１の出
力及び該第１の出力を第２のトランスを介してのち全波
整流して得る第２の出力を送出する複数の入力装置と、
上記各入力装置の第１の出力をベクトル合成して得る微
分値差動出力が一定値以上の条件で応動する第１の検出
要素と、上記各入力装置の第２の出力を合成して得る微
分値抑制出力の瞬時値に対してこれを阻止する方向に作
用する上記微分値差動出力の絶対値に比例した主抑制制
御出力及び上記微分値差動出力を位相シフトして得る出
力の絶対値に比例した補助抑制制御出力をそれぞれ作用
させる第２の検出要素とを備え、上記第２の検出要素が
動作したとき一定時間だけ上記第１の検出要素の動作出
力信号の供給を阻止させたことを特徴とする差動保護継
電装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035548A JPS60180421A (ja) | 1984-02-27 | 1984-02-27 | 差動保護継電装置 |
| US06/683,493 US4670811A (en) | 1984-02-27 | 1984-12-19 | Differential-type protective relay |
| DE8484116445T DE3473538D1 (en) | 1984-02-27 | 1984-12-28 | Differential-type protective relay |
| EP84116445A EP0155408B1 (en) | 1984-02-27 | 1984-12-28 | Differential-type protective relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035548A JPS60180421A (ja) | 1984-02-27 | 1984-02-27 | 差動保護継電装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180421A true JPS60180421A (ja) | 1985-09-14 |
| JPS6366139B2 JPS6366139B2 (ja) | 1988-12-19 |
Family
ID=12444775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035548A Granted JPS60180421A (ja) | 1984-02-27 | 1984-02-27 | 差動保護継電装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4670811A (ja) |
| EP (1) | EP0155408B1 (ja) |
| JP (1) | JPS60180421A (ja) |
| DE (1) | DE3473538D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014153A (en) * | 1989-02-01 | 1991-05-07 | Basler Electric Company | Transformer differential relay |
| US4939617A (en) * | 1989-05-05 | 1990-07-03 | Dowty Rfl Industries Inc. | Method and apparatus for monitoring an AC transmission line |
| US5150270A (en) * | 1991-03-01 | 1992-09-22 | Dowty Rfl Industries, Inc. | Transformer circuit and method with saturation prevention |
| FR2696885B1 (fr) * | 1992-10-09 | 1994-12-09 | Alcatel Espace | Système d'alimentation électrique décentralisée comportant au moins un bus alternatif commun. |
| US6442010B1 (en) * | 2000-04-03 | 2002-08-27 | General Electric Company | Differential protective relay for electrical buses with improved immunity to saturation of current transformers |
| US20030223167A1 (en) * | 2000-12-22 | 2003-12-04 | Udren Eric A. | Distributed bus differential relay system |
| US6839210B2 (en) * | 2002-10-25 | 2005-01-04 | Schweitzer Engineering Laboratories, Inc. | Bus total overcurrent system for a protective relay |
| US8791704B2 (en) | 2011-10-11 | 2014-07-29 | Schweitzer Engineering Laboratories Inc. | Fault-type identification for electric power delivery systems |
| US10393810B2 (en) * | 2012-06-06 | 2019-08-27 | Abb Schweiz Ag | Method for identifying the fault by current differential protection and device thereof |
| EP3062410B1 (en) * | 2015-02-27 | 2021-05-05 | General Electric Technology GmbH | A protection apparatus |
| US10859639B2 (en) | 2018-10-02 | 2020-12-08 | Schweitzer Engineering Laboratories, Inc. | Fault-type identification in an electric power delivery system using composite signals |
| US11592498B2 (en) | 2020-10-02 | 2023-02-28 | Schweitzer Engineering Laboratories, Inc. | Multi-phase fault identification in capacitor banks |
| US11808824B2 (en) | 2021-03-17 | 2023-11-07 | Schweitzer Engineering Laboratories, Inc. | Systems and methods to identify open phases of a capacitor bank |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3218516A (en) * | 1962-10-22 | 1965-11-16 | Westinghouse Electric Corp | Protective relays |
| FR1501814A (fr) * | 1966-09-12 | 1967-11-18 | Compteurs Comp D | Dispositif permettant la détection ainsi que la mesure de distance des défauts à la terre dans un réseau triphasé avec neutre mise à la terre |
| US3633070A (en) * | 1969-12-15 | 1972-01-04 | Louis J Vassos | Ground fault current interrupter |
| US3732463A (en) * | 1972-01-03 | 1973-05-08 | Gte Laboratories Inc | Ground fault detection and interruption apparatus |
| DE2216377B2 (de) * | 1972-03-30 | 1974-09-12 | Siemens Ag | Differentialschutz |
| JPS5438292B2 (ja) * | 1973-06-08 | 1979-11-20 | ||
| US4081852A (en) * | 1974-10-03 | 1978-03-28 | Westinghouse Electric Corporation | Ground fault circuit breaker |
| US3962606A (en) * | 1974-10-09 | 1976-06-08 | General Signal Corporation | Sensor for a ground fault circuit interrupter |
| US4208690A (en) * | 1978-03-15 | 1980-06-17 | Square D Company | Circuit breaker having an electronic fault sensing and trip initiating unit |
| DE2905195C2 (de) * | 1979-02-12 | 1985-04-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Differentialschutzeinrichtung |
| US4258403A (en) * | 1979-05-31 | 1981-03-24 | Westinghouse Electric Corp. | Ground fault circuit interrupter |
| SU847427A1 (ru) * | 1979-06-25 | 1981-07-15 | Ивановский Энергетический Институтим. B.И.Ленина | Реле реактивного сопротивлени зАщиТ OT зАМыКАНий HA зЕМлю |
| US4344100A (en) * | 1980-08-07 | 1982-08-10 | Westinghouse Electric Corp. | Ground fault circuit breaker with ground fault trip indicator |
| JPS5743019A (en) * | 1980-08-27 | 1982-03-10 | Hitachi Chem Co Ltd | Method of manufacturing sliding member |
| SU1091270A1 (ru) * | 1982-08-12 | 1984-05-07 | Предприятие П/Я В-8803 | Устройство дл защитного отключени потребител электроэнергии |
| JPS5996824A (ja) * | 1982-11-19 | 1984-06-04 | 三菱電機株式会社 | 母線保護継電器 |
-
1984
- 1984-02-27 JP JP59035548A patent/JPS60180421A/ja active Granted
- 1984-12-19 US US06/683,493 patent/US4670811A/en not_active Expired - Fee Related
- 1984-12-28 EP EP84116445A patent/EP0155408B1/en not_active Expired
- 1984-12-28 DE DE8484116445T patent/DE3473538D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6366139B2 (ja) | 1988-12-19 |
| EP0155408A1 (en) | 1985-09-25 |
| EP0155408B1 (en) | 1988-08-17 |
| US4670811A (en) | 1987-06-02 |
| DE3473538D1 (en) | 1988-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60180421A (ja) | 差動保護継電装置 | |
| JP2608701B2 (ja) | 保護装置の点検回路 | |
| JP2000060132A (ja) | 電力変換装置 | |
| JPS5843402Y2 (ja) | ホゴケイデンソウチ | |
| JPS60148333A (ja) | 比率差動継電器 | |
| JPS5836124A (ja) | 電流差動継電装置 | |
| JP2754517B2 (ja) | １２パルス整流負荷高調波補償方式 | |
| JPS5910132B2 (ja) | 表示線保護継電装置 | |
| JPS59201631A (ja) | 母線保護継電器 | |
| JPS598417Y2 (ja) | 充電電流補償式表示線保護継電装置 | |
| JPS60255010A (ja) | 差動継電器 | |
| JP2553837B2 (ja) | 比率差動継電器用入力装置 | |
| JP2675207B2 (ja) | 比率差動継電システム | |
| JPH0210655B2 (ja) | ||
| JPS5925528A (ja) | 変圧器保護継電装置 | |
| JPS61199417A (ja) | 変化幅過電流継電装置 | |
| JPS6295923A (ja) | 変圧器の保護継電装置 | |
| JPS6046725A (ja) | 変圧器の差動保護継電装置 | |
| JPS6346647B2 (ja) | ||
| JPH0432617B2 (ja) | ||
| JPS60180433A (ja) | 変圧器保護継電装置 | |
| JPS596724A (ja) | 変圧器保護継電装置 | |
| JPH0514502B2 (ja) | ||
| JPS62250823A (ja) | ３相形比率差動継電器 | |
| JPS6389020A (ja) | 変圧器の保護継電装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |