JP2553837B2

JP2553837B2 - 比率差動継電器用入力装置

Info

Publication number: JP2553837B2
Application number: JP60179638A
Authority: JP
Inventors: 伸夫江田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-08-13
Filing date: 1985-08-13
Publication date: 1996-11-13
Anticipated expiration: 2011-11-13
Also published as: JPS6240018A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は電力系統の母線等を保護する比率差動継電
器用入力装置に関するものである。

〔従来の技術〕

第３図は例えば文献S46年オーム社発行“保護継電器
の保守と試験"P81〜P84に発表された比率差動継電器用
入力装置を示す回路図である。

第３図において（１）は母線、（２−１）〜（２−
ｎ）は母線（１）より引出された送電線又は変圧器等の
回線（14−１）〜（14−ｎ）に設置された変流器（以
下、CTと称す）、（３−１）〜（３−ｎ）はCT（２−
１）〜（２−ｎ）の２次電流に比例した出力を導出する
入力装置で、CT2次電流に比例した出力電流を導出して
これを動作量とする差動トランスと称されるトランス
（４）と、CT2次電流に比例した出力電流を導出してこ
れを抑制量に使用する抑制トランスと称されるトランス
（５）と、前記トランス（５）の出力電流を受けてこれ
に比例した電圧を発生させる抵抗（６）と、前記抵抗
（６）で発生させた電圧を全波整流させるダイオードブ
リツジ回路（７）とで構成されている。（４−１）〜
（４−３），（５−１）〜（５−３）は各々トランス
（４），（５）の１次コイルターンを変更するタツプ、
（８）は入力装置（３−１）〜（３−ｎ）の出力を受け
て母線の事故を検出する比率差動継電器である。

次に上記構成から成る従来の入力装置の動作について
説明する。母線に接続された全回路（14−１）〜（14−
ｎ）のCT（２−１）〜（２−ｎ）に設けられた入力装置
（３−１）〜（３−ｎ）の各出力線は全部並列接続さ
れ、その合成出力は比率差動継電器（８）に導入されて
いる。トランス（４）の出力電流を合成したものは差動
電流と称し、その和はベクトル合成値であり、母線内部
事故時は事故電流に比例し、外部事故時は零となる。し
たがつてこの差動電流の大きさを検出すれば母線の内，
外部事故の判別ができる。このような方式を差動方式と
称する。

この差動方式の原理を成立させるためにはCTの１次電
流とトランス（４）の出力電流の比か全回線共に同一で
ある事が必要であり、CT比が異なる場合は、トランス
（４）の１次コイルターンをタツプ（４−１）〜（４−
３）で変更して総合変流器を合すようにしている。しか
し、CT比は全回線同じとなるようにしていても、大電流
が流れた時、CTが飽和して誤差を生じればやはり差動の
原理はくずれる事になり、外部事故であつても差動電流
は零とはならない。この誤差電流で誤差動しないように
電流の大きさと共に継電器を動作しにくくしたものを比
率差動継電器と称し、その演算は動作量から抑制量を減
算したものが一定値以上ある場合に動作させる。トラン
ス（５）の出力はこの抑制量を導出するものであり、そ
の回線のCT2次電流に比例した量が取り出される。

第３図は単母線に適用した例であるが、第４図で二重
母線に適用する場合を説明する。（１−１）〜（１−
２）は母線、（９−１）〜（９−ｎ），（10−１）〜
（10−ｎ）は回線（14−１）〜（14−ｎ）を母線（１−
１）又は（１−２）に選択接続するための断路器、（９
−1a）〜（９−na），（10−1a）〜（10−na）は各々断
路器（９−１）〜（９−ｎ），（10−１）〜（10−ｎ）
の補助接点で、各々の断路器閉時、各々の接点が閉とな
るものである。例えば断路器（９−１）が閉で断路器
（10−１）が開の場合、接点（９−1a）が閉となり接点
（10−1a）は開となる。すなわち、CT（２−１）の回線
（14−１）が母線（１−１）に接続された場合、入力装
置（３−１）の出力は比率差動継電器（８−１）に選択
されるようになつている。（８−１）〜（８−２）は第
３図の（８）と同じ比率差動継電器であり、母線（１−
１），（１−２）毎に設けられており、比率差動継電器
（８−１）は母線（１−１）を保護し、比率差動継電器
（８−２）は母線（１−２）を保護し、入力装置（３−
１）〜（３−ｎ）は共用で使用する。このような方式を
分割保護方式と称し、二重母線における事故母線選択用
に広く採用されている。

尚、図示はしないが実際には接点（９−1a）及び（10
−1a）共に開となつた場合は入力装置（３−１）内蔵の
トランス（４）の２次回路を短絡しCTオープンの危険性
を防止する処理を施すのが普通であるが詳細説明は省略
する。

〔発明が解決しようとする問題点〕

従来の入力装置は以上のように構成されているので、
１回線１相分に系統事故時の過渡直流分で極端な飽和を
生じないだけの大形トランス２個を要し、回線数の多い
母線においてはコスト的，形状的に大きなウエートを占
めている。又CT比補償タツプがトランスの１次コイルタ
ーンを変更する方法のため、タツプ変更時又はタツプ部
不良によりCTオープンとなる危険がある。更にトランス
の口出し線及びタツプ部配線用の電線が太くなり、配線
作業が非常に困難である等の欠点がある。

本発明は上記のような従来のものの欠点を除去するた
めになされたもので、使用大形トランス数を半減し、ト
ランス１次タツプを廃止しても従来と同一の機能を発揮
できる入力装置を提供することを目的また、従来の比率
差動原理では対応仕切れない過渡直流分電流によるCT飽
和あるいは入力装置内蔵トランスの飽和対策としての性
能向上を発揮できる入力装置を提供することを目的とし
ている。

〔問題点を解決するための手段〕

この発明に係る入力装置はCT2次入力トランスをギヤ
ツプ付として、１相当り１個設け、ギャップ付トランス
２次回路時定数L/Rを一定に保ちながら、その２次側に
設けた出力抵抗の分圧比を変えるようにし、この出力を
差動出力として利用し、さらにこの出力を小形トランス
で受けて抑制出力を導出するようにした。又二重母線用
として入力トランス、出力抵抗、出力切替えタツプ部及
び出力選択用リレー接点を差動用と抑制用に共用できる
ようにしたものである。

〔作用〕

この発明における出力切替えは出力抵抗の分圧比を変
えるようにした為CTオープンの危険性がなくなり、ギヤ
ツプ付トランス２次コイルターンを変えない為にトラン
ス２次飽和電圧を大きくする事ができ、結果的にはトラ
ンスの小形化に効果があり又タツプ切替え時のトランス
２次回路時定数L/Rを所定値に保つことができる。即
ち、ギャップ付トランス出力E₂は１次電流I₁の変化分に
比例し、E₂＝Ｍ・dI₁/dt（但し、Ｍは相互インダクタン
ス）で表され、しゃ断器の開閉、事故発生等の１次電流
急変、あるいは１次電流に含有する高調波等により２次
出力電圧E₂が異常に大きくなり、部品破壊、以上動作を
発生させる原因となり得る。この対策として、ギャップ
付トランスの２次側にバリスタ、コンデンサ又は抵抗等
を並列接続し、異常電圧を抑制することは常套手段とし
て良く採用される。本発明ではこの異常電圧抑制用とし
てタップ切替用出力抵抗を共用し、部品削減を図ってい
る。異常電圧を抑制するためにはリミッタ効果のある非
直線性素子（バリスタ等）が適切であるが、並列抵抗を
挿入する場合は低インピーダンスとしないと効果が無く
なり、以下述べるCT飽和対策に必要な過渡直流分除去作
用（並列抵抗が低インピーダンスとなれば性能が低下す
る。）と相反するため、ギャップ付トランスのＬとその
２次回路のＲ（主に並列抵抗）との比L/Rを最適値に保
つ必要がある。母線保護のように差動原理を主とする保
護方式の場合、CT飽和対策が性能上最も重要な課題であ
り、過渡直流分を含有した大電流により激しいCT飽和を
生じても、誤動作、誤不動作の無い高性能な比率差動継
電器が望まれる。ギャップ付トランスの２次回路構成は
このCT飽和対策、及び性能向上を目的としており、以下
の点に着目した構成としている。

流入端CTと流出端CTの飽和程度が異なり、内外部判定
のしにくい波形となることを防ぐ。

抑制出力E_Rと抑制阻止出力E_P（差動出力E_Dに比例）の
発生タイミングを同一とし、内部事故時に不要抑制力の
発生を防止、又は外部事故時に抑制力の不要除去作用の
発生を防止する。

上記について、詳細説明する。

母線至近端外部事故が発生すれば、流出端CTが極端に
飽和し、流入端は各電源端よりの多端流入であるため、
飽和程度は軽い。この状態において事故電流に過渡直流
分が重畳した場合の流入端電流和ΣI_INと流出端電流I
_OUTと差動電流I_D＝ΣI_IN−I_OUTの入力トランス２次出力
波形状態を第５図ａ〜ｃに示す。但し、入力トランスは
飽和していないものとする。第５図ａ〜ｃはギャップ付
トランスを使用しない場合、第５図ｄ〜ｆはギャップ付
トランスを使用した場合であり、第５図ｃの作動波形I_D
の負波は流入端CTの過渡直流飽和による影響である。こ
のI_D波形は正、負に波形の大きさが相違するものの、比
率差動継電器の動作には充分な大きさであり、内部事故
時波形と判別しにくい状態にある。第５図d,eはギャッ
プ付トランスを使用しているため、１次電流波形（第５
図a,bと同じ波形）を微分したものとなり差動波形I_D′
は、第５図ｃの負波分相当が除去されるため、流出端CT
不飽和域（I_OUTの斜線域）での差動誤差は無くなり、内
部事故の差動電流波形との識別が容易となる。

次に、について詳細説明する。

第３図に示す従来方式では抑制出力E_Rはトランス５よ
り導出し、差動出力E_Dはトランス４より導出している。
このように、出力E_RとE_Dを別回路とし、かつ上記で説
明した目的のために過渡直流分除去を行うとすればトラ
ンス4,5をともにギャップ付トランスとするか、又はト
ランス５の２次回路及び比率差動継電器の差動入力トラ
ンス（図示せず）２次回路に直流分カット用コンデンサ
等を設けることになる。このような構成として場合の問
題点は出力E_RとE_Dに比例した抑制阻止出力E_Pの発生タイ
ミングずれ。（ギャップ付トランスのギャップ調整ず
れ、コンデンサ、抵抗等の定数バラツキ等による。）比
率差動継電器の演算に悪影響を与えることである。即
ち、比率差動継電器の原理を従来の比率差動よりさらに
高度化し、例えば、 |E_D|−η_Ｒ｛|E_R|−η_P|E_P|｝＞Ｋ但し、η_R,η_P,Kは定数。

なる基本演算式で表せるような原理を採用した場合、出
力E_RとE_Pの発生タイミング不適で内部事故時に不動作と
なることがある。つまり、内部事故時は、本来E_RとE_Pは
同時に発生するが、E_PよりE_Rが早く発生した場合、短パ
ルス的にη_R|E_R|相当の抑制量が発生する。上記式の原
理では外部事故時のCT飽和対策として |E_D|−η_Ｒ｛|E_R|−η_P|E_P|｝出力が瞬時でも発生す
ば、これを所定時間（CT飽和回復時間異常）引延ばすよ
うな処理を施すため、リレー不動作となってしまう。こ
れとは逆にE_Rの発生が遅くなれば、外部事故時にCT飽和
で発生するE_Pの影響を受けやすくなり、抑制力低下につ
ながるので、CT飽和性能が悪くなってしまう。以上説明
したように出力E_RとE_P（E_D）の発生タイミングは極めて
重要であり、上記項、項を同時に満足させる回路構
成としては本発明の入力装置構成が非常に有効であると
言える。尚、抑制出力用トランスは前記ギヤツプ付トラ
ンスの２次出力回路の電圧を受けるようにしたので、ト
ランスの直流飽和がなくなり、又電圧回路のためトラン
スのコイル線径も小さくでき、CT2次回路とは入力トラ
ンスで絶縁されているため耐電圧上の心配もないので極
端に小形化できる効果がある。

次に二重母線用として使用する場合、必ず入力装置の
２次出力を母線選択用断路器条件で切替える必要が生じ
てくるが、この切替え回路の簡素化のためには出力切替
リレーも含め入力装置に内蔵する事が望ましく、その為
には切替え用接点数を減らして小形リレーの採用を可能
にしなければならない。本発明では以上の点を鑑み、入
力トランスから切替え用接点部までを差動用と抑制用で
共用し、小形化が可能となつた抑制用トランスと、全波
整流用ダイオードを２組設ける事により、その目的を達
成できるようにしている。

以下、本発明の第１実施例を第３図と同一又は相当部
には同一符号を付して説明を省略した第１図について説
明する。第１図において、CT（２−１）〜CT（２−ｎ）
の２次電流に比例した出力を導出する入力装置（３−
１）〜（３−ｎ）（特に入力装置（３−１）だけを詳細
に図示する）はギヤツプ付トランス（13）の２次側に直
列接続した抵抗（11−１）〜（11−４）と、切替スチツ
チ又はタツプ等の切替え器（12）と小形トランス（16）
と前記小形トランスで発生させた電圧を全波整流させる
ためのダイオードブリツジ回路（７）とで構成されてい
る。上記第１図は本発明を単母線保護に適用した場合で
あり、CT（２−１）〜（２−ｎ）の２次電流は各々ギャ
ップ付トランス（13）と抵抗（11−１）〜（11−４）と
で電圧に変換される。この抵抗（11−１）〜（11−４）
は出力電圧の分圧比を変えるもので切替えスイツチ又は
タツプ等の切替え器（12）により行なうもので、前記第
３図に示した従来のトランスの次コイルターンを変更し
てCT比補償するものと同一目的であり、各回線（14−
１）〜（14−ｎ）のCT比が異なる場合、ギヤツプ付トラ
ンス（13）の変成比を同一にしているため、該トランス
（13）の２次電圧は各CTの２次電流に比例して各回線
（14−１）〜（14−ｎ）で異なる。この２次電圧を抵抗
（11−１）（11−４）の内いずれかを選択して電圧とし
て各回線ともに同一にする。

尚抵抗（11−１）〜（11−４）の直列合成値Ｒとギヤ
ツプ付トランス（13）の２次側リアクタンス値WLとは時
定数L/Rが切替えスチツチ（12）のポジシヨンが変わつ
ても同一となるように考慮してCT2次過渡直流分電流に
対する応答を一定にしている。前記切替えスイツチ（1
2）で選択して得られた出力電圧は動作出力として外部
配線用端子（15−１），（15−２）より取出し、この外
部配線用端子は他回線の入力装置の外部配線用端子と直
列に接続されている。また前記切替えスチツチ（12）で
選択して得られた２次電圧は小形トランス（16）を介し
て動作出力回路（端子（15−１），端子（15−２）間）
と絶縁の上ダイオードブリツジ（７）で全波整流して抑
制電圧として取出すもので、このダイオードブリツジの
出力端子は他回線の入力装置内のダイオードブリツジの
出力端子と並列に接続されている。比率差動継電器
（８）のインピーダンスは、抵抗（11−１）〜（11−
４）に比して充分大きくしているため、入力装置（３−
１）〜（３−ｎ）の出力は定電圧源出力として扱える。

したがつて、比率差動継電器（８）に印加される動作
量は各入力装置（３−１）〜（３−ｎ）の動作出力電圧
のベクトル和（差動電圧）であり、抑制量は各入力装置
（３−１）〜（３−ｎ）のCT2次電流に比例したものの
うち最大値電圧（最大値抑制）となり、従来入方式と同
様の効果を奏する。

次に本発明の第２実施例を第４図の同一又は相当部分
には同一符号を付して説明を省略した第２図について説
明する。第２図において、CT（２−１）〜CT（２−ｎ）
の２次電流に比例した出力を導出する入力装置（３−
１）〜（３−ｎ）（特に入力装置（３−１）だけを詳細
に図示する）はギヤツプ付トラス（13）の２次側に直列
接続した抵抗（11−１）〜（11−４）と、切替スチツチ
又はタツプ等の切替え部（12）と、断路器（９−１）で
制御される補助リレー接点（９−1a），（９−1b）と、
断路器（10−１）で制御される補助リレー接点（10−1
a），（10−1b）と、前記補助リレー接点（９−1a）を
介して入力される小形トランス（16−１）と、この小形
トランス（16−１）で発生させた電圧を全波整流させる
ダイオードブリツジ回路（７−１）と、前記補助リレー
接点（10−1a）を介して入力される小形トランス（16−
２）と、この小形トランス（16−２）で発生させた電圧
を全波整流させるダイオードブリツジ回路（７−２）と
で構成されている。

前記補助リレー接点（９−1a）は断路器（９−１）が
閉時に接点ONするａ接点、補助リレー接点（９−1b）は
断路器（９−１）が開時に接点ONするｂ接点である。尚
図示はしないが全回線ともに入力装置（３−１）と同様
に各々の回線の断路器条件で制御される補助リレー接点
を有している。

上記第２図は本発明を二重母線保護に適用する場合で
あり、ギヤツプ付トランス（13）と抵抗（11−１）〜
（11−４）で発生させた出力電圧を断路器（９−１），
（10−１）の条件に合せて切替えるようにしている。従
来と大きく異なる点は入力装置の差動及び抑制出力回路
が比率差動継電器（８−１）及び（８−２）用に独立し
て２組設けてある点であり、入力装置（３−１）〜（３
−ｎ）の外部において接点（９−1a）〜（９−na），
（９−1b）〜（９−nb），（10−1a）〜（10−na），
（10−1b）〜（10−nb）の配線をしなくてもよい。すな
わちギヤツプ付トランス（13）の２次回路全部を例えば
プリント器板化して、配線の合理化が可能なように考慮
したものである。

尚第２実施例では小形トランス（16−１）〜（16−
２）及びダイオードブリツジ回路（７−１）〜（７−
２）は従来に比して２倍の数を要すが、接点（９−1
a），（９−1b）、（10−1a），（10−1b）は抑制回路
用と差動回路用で共用し、接点数を半減させている。

以上の記載のように、本発明は差動出力用及び抑制出
力用の大形トランスを共用し、かつギヤツプ付とし直流
分電流をカツトしたから、大形トランスの数を半減させ
ることができトランス（16−１），（16−２）はきわめ
て小形にすることができる。又、CT比補償を電圧回路で
実施するようにしたので、CTオープンの危険性がなくな
り、配線も電線径を小さくすることができるため容易と
なり、トランス２次回路を全部プリント基板化する事も
可能となる。更に二重母線保護方式に必要な断路器補助
リレー接点数を半減させる事により、補助リレー数も減
り、安価で小形化となり、かつ配線合理化にも多いに効
果を奏する。

【図面の簡単な説明】

第１図は単母線に適用した本発明の比率差動継電器用入
力装置を示す回路図、第２図は二重母線に適用した本発
明の比率差動継電器用入力装置を示す回路図、第３図は
単母線に適用した従来の比率差動継電器用入力装置を示
す回路図、第４図は二重母線に適用した従来の比率差動
継電器用入力装置を示す回路図、第５図はギャップ付ト
ランスを使用した場合と、使用しない場合の差動波形を
示す波形図である。図において、（１），（１−１），（１−２）……母
線、（２−１）〜（２−ｎ）……CT、（３−１）〜（３
−ｎ）……入力装置、（４），（５）……電流トラン
ス、（４−１）〜（４−３），（５−１）〜（５−３）
……切換えタツプ、（６），（11−１）〜（11−４），
……抵抗、（７），（７−１），（７−２）……全波整
流用ダイオードブリツジ回路、（８），（８−１），
（８−２）…比率差動継電器、（９−１）〜（９−
ｎ），（10−１）〜（10−ｎ）……断路器、（12）……
切換え用スイツチ又はタツプ、（９−1a）〜（９−n
a），（10−1a）〜（10−na）……断路器補助リレーの
ａ接点、（９−1b）〜（９−nb），（10−1b）〜（10−
nb）……断路器補助リレーのｂ接点、（13）……ギヤツ
プ付トランス、（16），（16−１），（16−２）……小
形トランス。なお、図中同一符号は同一又は相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】母線に接続された複数の回線に各々設けら
れ、各回線の電流を変成する変流器と、この変流器の変
成する２次電流中に含まれる過渡直流分を除去して変成
するギャップ付トランスと、このギャップ付トランスの
２次端子間に接続され、該ギャップ付トランスの２次回
路時定数L/Rを保つ出力抵抗と、この出力抵抗の両端電
圧を分圧し、上記各変流器間の変流比をマッチングさせ
る切替え器と、この切替え器の出力を小形トランスで変
成しその出力を整流する整流回路とを備え、上記切替え
器の出力を全回線分直列接続してこの合成値を動作量と
し、上記整流回路の出力を全回線並列接続してこの合成
値を抑制量として上記母線の事故を検出する比率差動継
電器に各々供給することを特徴とする比率差動継電器用
入力装置。