JPS60175257A - 読出し回路 - Google Patents
読出し回路Info
- Publication number
- JPS60175257A JPS60175257A JP3106184A JP3106184A JPS60175257A JP S60175257 A JPS60175257 A JP S60175257A JP 3106184 A JP3106184 A JP 3106184A JP 3106184 A JP3106184 A JP 3106184A JP S60175257 A JPS60175257 A JP S60175257A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay line
- resistor
- amplitude
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、磁気ディスク装置、磁気テープ装置等の磁気
記憶装置における読出し回路に関し、特に、磁気ヘッド
が記憶媒体の記憶情報を再生して生ずる再生信号を波形
処理する読出し回路に関する。
記憶装置における読出し回路に関し、特に、磁気ヘッド
が記憶媒体の記憶情報を再生して生ずる再生信号を波形
処理する読出し回路に関する。
従来技術の説明
従来、磁気ディスク装置、磁気テープ装置等の読出し回
路で、振幅等化のために使用されている反射型の余弦等
化回路は第１図に示す構成である。
路で、振幅等化のために使用されている反射型の余弦等
化回路は第１図に示す構成である。
第１図に示す反射型余弦等化回路は、磁気ディスク装置
等の読出し信号ａを入力する高出力インピーダンスを有
するバッファ回路ｌと、該バッフ７回路ｌの出力信号す
を遅延させるディレー２インコと、前記出力信号すを減
衰させる減衰器ｑと、前記ディレー２インコの出力信号
Ｃと前記減衰器ｙの出力信号ｄとを入力する差動増幅器
３と、前記ディレーライン２の特性インピーダンスと同
じ値の抵抗器３とによ多構成される。
等の読出し信号ａを入力する高出力インピーダンスを有
するバッファ回路ｌと、該バッフ７回路ｌの出力信号す
を遅延させるディレー２インコと、前記出力信号すを減
衰させる減衰器ｑと、前記ディレー２インコの出力信号
Ｃと前記減衰器ｙの出力信号ｄとを入力する差動増幅器
３と、前記ディレーライン２の特性インピーダンスと同
じ値の抵抗器３とによ多構成される。
第２図は第１図の各部の波形を示したタイムチャートで
ある。但し、減衰器ダの出力信号ｄは極性を逆にして正
で示している。第一図で示す波形は隣接する磁化反転が
離れている孤立波である。
ある。但し、減衰器ダの出力信号ｄは極性を逆にして正
で示している。第一図で示す波形は隣接する磁化反転が
離れている孤立波である。
またτはディレーライン−の遅延時間を示す。
一般的に、磁気記録媒体から再生された孤立波の半値幅
の前縁部Ｔｗ１と後縁部’［’Ｗ２の時間が等しく 、
ＴＷｌ ＞ ＴＷ２である。従って、前記減衰器ダの減
衰量を可変し、その出力信号ｄの振幅を調整し、差動増
幅器ぶり出力信号ｅの前縁がアンダーシュートを生じる
寸前の臨界条件まで設定した場合に１同出力信号θの後
縁ではアンダーシュートを発生する。隣接する磁化反転
が接近している場合には、前記アンダーシュートは信号
検出の際に誤動作の要因となシ好ましくない。
の前縁部Ｔｗ１と後縁部’［’Ｗ２の時間が等しく 、
ＴＷｌ ＞ ＴＷ２である。従って、前記減衰器ダの減
衰量を可変し、その出力信号ｄの振幅を調整し、差動増
幅器ぶり出力信号ｅの前縁がアンダーシュートを生じる
寸前の臨界条件まで設定した場合に１同出力信号θの後
縁ではアンダーシュートを発生する。隣接する磁化反転
が接近している場合には、前記アンダーシュートは信号
検出の際に誤動作の要因となシ好ましくない。
以上のように、従来の回路では孤立波の前縁、後縁とも
に臨界条件に設定することが困難であシ、振幅等化を有
効に働かすことができない欠点があった。
に臨界条件に設定することが困難であシ、振幅等化を有
効に働かすことができない欠点があった。
発明の目的
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来この種の回路における上記
欠点を除去し、反射型余弦等化回路の性能を充分に発揮
することができる新規な読出し回路を提供することにあ
る。
従って本発明の目的は、従来この種の回路における上記
欠点を除去し、反射型余弦等化回路の性能を充分に発揮
することができる新規な読出し回路を提供することにあ
る。
発明の構成
本発明によれば、反射型余弦等化回路を使用した読出し
回路であ・つて、前記反射型余弦等化回路のディレーラ
インの出力端子と信号用接地間に抵抗器を挿入したこと
を特徴とする読出し回路が得られる。
回路であ・つて、前記反射型余弦等化回路のディレーラ
インの出力端子と信号用接地間に抵抗器を挿入したこと
を特徴とする読出し回路が得られる。
３、発明の詳細な説明
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第３図は本発明の一実施例を示し、第９図は第３図の主
な個所の波形を示す。
な個所の波形を示す。
第３図を参照すると、本発明の一実施例は、磁気ディス
ク装置等の読出し信号ａを入力する高出力インピーダン
スを有するバッファ回路／と、該バッファ回路／の出力
信号すを所定の時間τだけ遅延させるデイレーラインコ
と、前記出力信号すを減衰させる減衰器ダと、前記ディ
レーライン−の出力信号Ｃと前記減衰器亭の出力信号ｆ
とを入力する差動増幅器Ｓと、前記デイレーラインコの
入力端子と信号用接地間に挿入されたディレーライン−
〇特性インピーダンスを有する抵抗器３と、前記ディレ
ーラインλの出力端子と信号用接地間に挿入された抵抗
器６とを含む。本発明の特徴は前記抵抗器６を設けると
ころにある。
ク装置等の読出し信号ａを入力する高出力インピーダン
スを有するバッファ回路／と、該バッファ回路／の出力
信号すを所定の時間τだけ遅延させるデイレーラインコ
と、前記出力信号すを減衰させる減衰器ダと、前記ディ
レーライン−の出力信号Ｃと前記減衰器亭の出力信号ｆ
とを入力する差動増幅器Ｓと、前記デイレーラインコの
入力端子と信号用接地間に挿入されたディレーライン−
〇特性インピーダンスを有する抵抗器３と、前記ディレ
ーラインλの出力端子と信号用接地間に挿入された抵抗
器６とを含む。本発明の特徴は前記抵抗器６を設けると
ころにある。
前述のように、一般的に磁気ディスク装置等の再生孤立
波信号ａは、半値幅の前縁部Ｔｗ１と後縁部Ｔｗ２が等
しくな、＜ＴＷｌ ＞ ＴＷ２である。ディレー２イン
コの出力信号Ｃは、前記信号ａよシバツファ回路／とデ
イレーラインコの遅延時間だけ遅れた信号であり形状は
信号ａと酷似している。バッファ回路／の出力信号すは
、入力信号れとディレーラインＣの終端部で反射して戻
ってきた反射波との合成信号であシ、減衰器ｌの出力信
号では前記信号すを減衰させた信号である。ここで、デ
ィレーラインＣの終端部に抵抗器６を設けることにより
、ディレーラインＣの反射波の振幅を制御することがで
きる。即ち、合成信号ｆにおいて、入力信号ａによって
発生する振幅ｖ１よシ、ディレー２インＣの反射波によ
って発生する振幅ｖ２を小さくすることができる。抵抗
器６をディレーラインの特性インピーダンスと同じ抵抗
値にすれば、ディレーライン−の反射波は生じなくなシ
、振幅ｖ２のピークはなくなる。
波信号ａは、半値幅の前縁部Ｔｗ１と後縁部Ｔｗ２が等
しくな、＜ＴＷｌ ＞ ＴＷ２である。ディレー２イン
コの出力信号Ｃは、前記信号ａよシバツファ回路／とデ
イレーラインコの遅延時間だけ遅れた信号であり形状は
信号ａと酷似している。バッファ回路／の出力信号すは
、入力信号れとディレーラインＣの終端部で反射して戻
ってきた反射波との合成信号であシ、減衰器ｌの出力信
号では前記信号すを減衰させた信号である。ここで、デ
ィレーラインＣの終端部に抵抗器６を設けることにより
、ディレーラインＣの反射波の振幅を制御することがで
きる。即ち、合成信号ｆにおいて、入力信号ａによって
発生する振幅ｖ１よシ、ディレー２インＣの反射波によ
って発生する振幅ｖ２を小さくすることができる。抵抗
器６をディレーラインの特性インピーダンスと同じ抵抗
値にすれば、ディレーライン−の反射波は生じなくなシ
、振幅ｖ２のピークはなくなる。
従って、差動増幅器Ｓで信号Ｃと信号ｆとを減算する際
に、信号Ｃの後縁部の減算量を小さくし、差動増幅器Ｓ
の出力信号ｇにおいて、前縁部、後縁部とも均等に補償
することができる。このために、本実施例では、孤立波
信号の前縁、後縁ともアンダーシュートを生じる寸前の
臨界条件まで振幅等化する事ができ、反射型余弦等化回
路の性能を充分発揮することが可能である。
に、信号Ｃの後縁部の減算量を小さくし、差動増幅器Ｓ
の出力信号ｇにおいて、前縁部、後縁部とも均等に補償
することができる。このために、本実施例では、孤立波
信号の前縁、後縁ともアンダーシュートを生じる寸前の
臨界条件まで振幅等化する事ができ、反射型余弦等化回
路の性能を充分発揮することが可能である。
発明の効果
本発明は、以上説明したように、孤立波信号の前後縁の
非対称性があった場合においても前後縁とも均等に波形
補償ができる効果がある。
非対称性があった場合においても前後縁とも均等に波形
補償ができる効果がある。
第１図は従来におけるこの種の回路の構成例を示したブ
ロック図、第２図は第１図の各部の波形を示した図、第
３図は本発明の一実施例を示した ・ブロック構成図、
第９図は第３図の各部の波形を示した図である。 ／・・・高出力インピーダンスを有するバッファ回路、
コ・・・ディレーライン、３・・・抵抗器、ｑ・・・減
衰器％Ｓ・・・差動増幅器、ｔ・・・抵抗器特許出願人
日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第２図 第３図 第４図
ロック図、第２図は第１図の各部の波形を示した図、第
３図は本発明の一実施例を示した ・ブロック構成図、
第９図は第３図の各部の波形を示した図である。 ／・・・高出力インピーダンスを有するバッファ回路、
コ・・・ディレーライン、３・・・抵抗器、ｑ・・・減
衰器％Ｓ・・・差動増幅器、ｔ・・・抵抗器特許出願人
日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第２図 第３図 第４図
Claims (1)
- 反射型余弦等化回路を使用した読出し回路であって、前
記反射型余弦等化回路のディレーラインの出力端子と信
号用接地間に抵抗器を挿入したことを特徴とする読出し
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106184A JPS60175257A (ja) | 1984-02-21 | 1984-02-21 | 読出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106184A JPS60175257A (ja) | 1984-02-21 | 1984-02-21 | 読出し回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175257A true JPS60175257A (ja) | 1985-09-09 |
Family
ID=12320954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3106184A Pending JPS60175257A (ja) | 1984-02-21 | 1984-02-21 | 読出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109613586A (zh) * | 2018-12-27 | 2019-04-12 | 江苏赛诺格兰医疗科技有限公司 | 一种带有补偿电阻的电阻网络位置读出电路及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165209A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | 波形等化回路 |
-
1984
- 1984-02-21 JP JP3106184A patent/JPS60175257A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165209A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | 波形等化回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109613586A (zh) * | 2018-12-27 | 2019-04-12 | 江苏赛诺格兰医疗科技有限公司 | 一种带有补偿电阻的电阻网络位置读出电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346412A (en) | Read signal processing circuit | |
| US4757395A (en) | Waveform equalizing circuit | |
| US5120985A (en) | Data reproducing circuit for correcting amplitude variation and peak shift | |
| US4644424A (en) | Equalizer used for magnetic storage device | |
| JPS60175257A (ja) | 読出し回路 | |
| US4591939A (en) | Waveform equivalent circuit | |
| JP2533077B2 (ja) | 波形等化回路 | |
| JPS6199906A (ja) | 波形等化回路 | |
| KR940003663B1 (ko) | 디지탈 신호 재생회로 | |
| JP2511847B2 (ja) | 波形等化回路 | |
| JPH0526242B2 (ja) | ||
| JPH01107306A (ja) | 読出し回路 | |
| EP0077631A1 (en) | Signal phase and amplitude equalising circuit | |
| JPH01137470A (ja) | 読出し回路 | |
| JPS63206907A (ja) | 等化回路 | |
| JPS59165209A (ja) | 波形等化回路 | |
| JP2770886B2 (ja) | 磁気記録再生装置 | |
| JP2690946B2 (ja) | Ｍｉｇヘッド波形再生装置 | |
| JPH0548523B2 (ja) | ||
| JPS6254806A (ja) | 磁気記憶装置の読出回路 | |
| JPH01178168A (ja) | ディスク記録媒体再生信号の波形等化回路 | |
| JPS6251004A (ja) | 波形等化回路 | |
| JPS63178617A (ja) | 等化回路 | |
| JPS6278708A (ja) | 波形等化回路 | |
| JPH03201206A (ja) | 再生回路 |