JPS6016747B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6016747B2 JPS6016747B2 JP7936179A JP7936179A JPS6016747B2 JP S6016747 B2 JPS6016747 B2 JP S6016747B2 JP 7936179 A JP7936179 A JP 7936179A JP 7936179 A JP7936179 A JP 7936179A JP S6016747 B2 JPS6016747 B2 JP S6016747B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- heat sink
- wall surface
- recess
- resin material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000011347 resin Substances 0.000 claims description 33
- 229920005989 resin Polymers 0.000 claims description 33
- 230000017525 heat dissipation Effects 0.000 claims description 18
- 230000000630 rising effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 27
- 238000000576 coating method Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009194 climbing Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の装造方法、特に樹脂モ−ルド方法
の改良に関するものである。
の改良に関するものである。
一般に半導体装置は例えば第１図〜第３図に示すように
金属部分よりなる放熱板Ａにリード片ｂ，〜０よりなる
リードＢを、リード片ｂ，，０が放熱板Ａの突出部Ｃに
よってかしめ固定されかつＩＪ−ド片Ｑ〜＆が放熱板Ａ
の上面に離隔位置するように配設すると共に、放熱板Ａ
のほぼ中央部に固定された半導体素子Ｄの電極とＩＪー
ド片ｂ２〜ｂ６とを金属紬線Ｅにて接続し、然る後、放
熱板Ａにおける半導体素子Ｄの固定側を樹脂材Ｆにてモ
ールド被覆して構成されている。
金属部分よりなる放熱板Ａにリード片ｂ，〜０よりなる
リードＢを、リード片ｂ，，０が放熱板Ａの突出部Ｃに
よってかしめ固定されかつＩＪ−ド片Ｑ〜＆が放熱板Ａ
の上面に離隔位置するように配設すると共に、放熱板Ａ
のほぼ中央部に固定された半導体素子Ｄの電極とＩＪー
ド片ｂ２〜ｂ６とを金属紬線Ｅにて接続し、然る後、放
熱板Ａにおける半導体素子Ｄの固定側を樹脂材Ｆにてモ
ールド被覆して構成されている。
ところで、放熱板Ａにおける主要部分の樹脂材Ｆによる
モールド被覆は例えば第４図〜第５図に示すように、放
熱板Ａにおける半導体素子Ｄの非固定側が上部金型○，
の上部内壁面に密着されるようにリードＢを上部金型○
，及び下部金型Ｇ２にて挟持し、この状態で上部金型○
，と下部金型Ｇ２とによって構成されるキャビティに樹
脂材Ｆを注入することによって行われている。
モールド被覆は例えば第４図〜第５図に示すように、放
熱板Ａにおける半導体素子Ｄの非固定側が上部金型○，
の上部内壁面に密着されるようにリードＢを上部金型○
，及び下部金型Ｇ２にて挟持し、この状態で上部金型○
，と下部金型Ｇ２とによって構成されるキャビティに樹
脂材Ｆを注入することによって行われている。
しかし乍ら、この放熱板Ａは金属素材を半導体素子Ｄの
非固定側より固定側に向けて所望形状に打抜き加工され
ている関係で、非固定側の陵線部には丸味を帯びた変形
部日が形成されており、特にそれの板厚が厚くなるほど
大きくなる傾向にある。
非固定側より固定側に向けて所望形状に打抜き加工され
ている関係で、非固定側の陵線部には丸味を帯びた変形
部日が形成されており、特にそれの板厚が厚くなるほど
大きくなる傾向にある。
従って、樹脂材Ｆのモールド被覆に先立って、放熱板Ａ
における半導体素子○の非固定側を上部金型○，の上部
内壁面に密着させても、その周縁部分は変形部日のため
に密着させることができない。これがために、樹脂材Ｆ
のモールド被覆時に変形部日と上部金型Ｇ，の上部内壁
面との間の空隙部に樹脂材Ｆが流れ込む上、特にェボキ
シ樹脂のように流動性に優れたものにあっては変形部日
よりさらに内側の放熱板Ａと上部金型Ｇ，の上部内壁面
との接触面に、放熱板Ａの加工時における変形などに起
因して０．０２側程度の隙間が形成されていても、その
隙間に樹脂材Ｆが流れ込んで第６図に示すように薄膜状
のバリＫが形成される。このバリＫは放熱板Ａの変形量
に応じて形成されるために、その形状は一定化せず、外
観が著しく損なわれるのみならず、放熱板Ａを放熱器に
固定する場合、取付面が密着しないために、放熱効果が
著しく阻害される。
における半導体素子○の非固定側を上部金型○，の上部
内壁面に密着させても、その周縁部分は変形部日のため
に密着させることができない。これがために、樹脂材Ｆ
のモールド被覆時に変形部日と上部金型Ｇ，の上部内壁
面との間の空隙部に樹脂材Ｆが流れ込む上、特にェボキ
シ樹脂のように流動性に優れたものにあっては変形部日
よりさらに内側の放熱板Ａと上部金型Ｇ，の上部内壁面
との接触面に、放熱板Ａの加工時における変形などに起
因して０．０２側程度の隙間が形成されていても、その
隙間に樹脂材Ｆが流れ込んで第６図に示すように薄膜状
のバリＫが形成される。このバリＫは放熱板Ａの変形量
に応じて形成されるために、その形状は一定化せず、外
観が著しく損なわれるのみならず、放熱板Ａを放熱器に
固定する場合、取付面が密着しないために、放熱効果が
著しく阻害される。
従って、従来においては例えば第７図に示すように上部
金型○，の上部内壁面に放熱板Ａより若干小さい目の関
口面積を有する凹部を形成し、この凹部の立上り壁面が
放熱板Ａの周綾部に当援されるようにセットしてモール
ド被覆が行われている。
金型○，の上部内壁面に放熱板Ａより若干小さい目の関
口面積を有する凹部を形成し、この凹部の立上り壁面が
放熱板Ａの周綾部に当援されるようにセットしてモール
ド被覆が行われている。
この方法によれば、放熱板Ａの裏面の殆んど大部分が上
部金型○，の上部内壁面と接触しない関係で、放熱板Ａ
の裏面には第６図に示すような薄膜状のバリＫが形成さ
れることはない。
部金型○，の上部内壁面と接触しない関係で、放熱板Ａ
の裏面には第６図に示すような薄膜状のバリＫが形成さ
れることはない。
しかし乍ら、樹脂材Ｆの注入時に、放熱板Ａの裏面側に
漏れた樹脂材Ｆは第８図に示すように、上部金型Ｇ，の
凹部における立上り壁面Ｇ，ａに沿って這い上る傾向に
あり、従って、モールド完了後に放熱板Ａの裏面周縁部
に突起状のバリが残り、上述の薄膜状のバリと同様に、
放熱器などへ取取付ける場合、取付面が互いに密着せず
、放熱効果が著しく損われるという欠点がある。
漏れた樹脂材Ｆは第８図に示すように、上部金型Ｇ，の
凹部における立上り壁面Ｇ，ａに沿って這い上る傾向に
あり、従って、モールド完了後に放熱板Ａの裏面周縁部
に突起状のバリが残り、上述の薄膜状のバリと同様に、
放熱器などへ取取付ける場合、取付面が互いに密着せず
、放熱効果が著しく損われるという欠点がある。
本発明はこのような点に鑑み、放熱板の露出面への樹脂
材による不定形な薄膜状のバリ、突起状のバリの発生を
効果的に抑制しうる半導体装置の装造方法を提供するも
ので、以下その一装造方法について第９図〜第１４図を
参照して説明する。
材による不定形な薄膜状のバリ、突起状のバリの発生を
効果的に抑制しうる半導体装置の装造方法を提供するも
ので、以下その一装造方法について第９図〜第１４図を
参照して説明する。
まず、第９図〜第１０図に示すように、放熱板１の表面
ｌａに突出部を形成すると共に、裏面ｌｂの周縁部に例
えば断面がコ字形の溝部２を狭中部３を介して形成する
。そして、この放熱板１の表面ｌａにリード片４，〜４
７ よりなるリード４を、リード片４，，４７が放熱板
１の突出部によってかしめ固定され、かつリード片４２
〜４６が表面ｌａに離隔位置するように配設する。そし
て、放熱板１の表面ｌａに半導体素子５を半田部材を用
いて固定すると共に、それの電極とりード片４２ 〜４
６ を金属細線６にて接続して半導体装置構成体を得る
。次に第１１図に示すように、半導体装置構成体を上部
金型及び下部金型にセットする。尚、図し、おいて、７
は上部金型、１０は下部金型で、各金型７，１０の衛合
面の一方の面、例えば上金型７の下面には放熱板１を図
績する第１の金型凹部８が形成され、さらに第１の凹部
８と蓮通し放熱板１の裏面により閉塞される第２の金型
凹部９が形成されている。また衝合面の他の面、即ち下
金型１０の上面には第１の凹部と運通する第３の金型凹
部１１が形成されており、第１，第２，第３の金型凹部
８，９，１０によってキヤビティ（金型凹部）が構成さ
れる。具体的には放熱板１の裏面ｌｂにおける狭中部３
に上部金型７の上部内壁面８ａが当接され、かつ第２の
凹部９の立上り壁面９ｂが溝部２のほぼ中央部分に配置
されるように、リード４を上部金型７及び下部金型１０
によって挟持して、半導体装置構成体をキャビティに収
納する。次にこの状態において、第１２図に示すように
、キャビティ内にゲート（図示せず）より溶融状態の樹
脂材１２′を注入する。すると、キャビティ内は下方よ
り上方に向けて順次樹脂材１２′にて充実される。そし
て、キャビティが樹脂材１２′にて完全に充実されると
、樹脂材１２′は放熱板１の狭中部３と上部金型７の上
部内壁面８ａとの接触部分から溝部２内に若干流出する
。流出した樹脂材１２′は第２の凹部９の立上り壁面９
ｂが溝部２のほぼ中央部分に位置する関係で、上部内壁
面８ａの立上り壁面９ｂとの境界部分より溝部２に流れ
落ちることになる。そして、樹脂材１２′の硬化後、上
部金型７及び下部金型１０からノックアウトピン（図示
せず）を用いて取り出すことによって第１３図〜第１４
図に示す半導体装置が得られる。このように半導体装置
構成体の樹脂モールド‘こ際し「放熱板１及び上部金型
７の接触関係は放熱板１の狭中部３に上部金型７の上部
内壁面８ａが援触し、かつ溝部２のほぼ中央部分に第２
の凹部９の立上り壁面９ｂが位置するように構成される
ので、狭中部３と上部内壁面８ａとの間より樹脂材１２
′が漏れ出ても、その樹脂材１２′は上部内壁面８ａと
立上り壁面９ｂとの境界部分より溝部２内に流れ落ち、
立上り壁面９ｂに沿って這い上ることはない。従って、
突起状のバリの発生をほぼ皆無にできる。又、放熱板１
の被中部３と上部金型７の上部内壁面８ａとの間より樹
脂材１２′が漏れる場合、狭中部３には樹脂材１２′が
付着し、硬化後において薄膜状のバリとなるのであるが
、狭中部３は定形に形成され、かつその中も２〜３肋以
下に設定されていることもあって、バリによる外観の低
下を抑制できる。
ｌａに突出部を形成すると共に、裏面ｌｂの周縁部に例
えば断面がコ字形の溝部２を狭中部３を介して形成する
。そして、この放熱板１の表面ｌａにリード片４，〜４
７ よりなるリード４を、リード片４，，４７が放熱板
１の突出部によってかしめ固定され、かつリード片４２
〜４６が表面ｌａに離隔位置するように配設する。そし
て、放熱板１の表面ｌａに半導体素子５を半田部材を用
いて固定すると共に、それの電極とりード片４２ 〜４
６ を金属細線６にて接続して半導体装置構成体を得る
。次に第１１図に示すように、半導体装置構成体を上部
金型及び下部金型にセットする。尚、図し、おいて、７
は上部金型、１０は下部金型で、各金型７，１０の衛合
面の一方の面、例えば上金型７の下面には放熱板１を図
績する第１の金型凹部８が形成され、さらに第１の凹部
８と蓮通し放熱板１の裏面により閉塞される第２の金型
凹部９が形成されている。また衝合面の他の面、即ち下
金型１０の上面には第１の凹部と運通する第３の金型凹
部１１が形成されており、第１，第２，第３の金型凹部
８，９，１０によってキヤビティ（金型凹部）が構成さ
れる。具体的には放熱板１の裏面ｌｂにおける狭中部３
に上部金型７の上部内壁面８ａが当接され、かつ第２の
凹部９の立上り壁面９ｂが溝部２のほぼ中央部分に配置
されるように、リード４を上部金型７及び下部金型１０
によって挟持して、半導体装置構成体をキャビティに収
納する。次にこの状態において、第１２図に示すように
、キャビティ内にゲート（図示せず）より溶融状態の樹
脂材１２′を注入する。すると、キャビティ内は下方よ
り上方に向けて順次樹脂材１２′にて充実される。そし
て、キャビティが樹脂材１２′にて完全に充実されると
、樹脂材１２′は放熱板１の狭中部３と上部金型７の上
部内壁面８ａとの接触部分から溝部２内に若干流出する
。流出した樹脂材１２′は第２の凹部９の立上り壁面９
ｂが溝部２のほぼ中央部分に位置する関係で、上部内壁
面８ａの立上り壁面９ｂとの境界部分より溝部２に流れ
落ちることになる。そして、樹脂材１２′の硬化後、上
部金型７及び下部金型１０からノックアウトピン（図示
せず）を用いて取り出すことによって第１３図〜第１４
図に示す半導体装置が得られる。このように半導体装置
構成体の樹脂モールド‘こ際し「放熱板１及び上部金型
７の接触関係は放熱板１の狭中部３に上部金型７の上部
内壁面８ａが援触し、かつ溝部２のほぼ中央部分に第２
の凹部９の立上り壁面９ｂが位置するように構成される
ので、狭中部３と上部内壁面８ａとの間より樹脂材１２
′が漏れ出ても、その樹脂材１２′は上部内壁面８ａと
立上り壁面９ｂとの境界部分より溝部２内に流れ落ち、
立上り壁面９ｂに沿って這い上ることはない。従って、
突起状のバリの発生をほぼ皆無にできる。又、放熱板１
の被中部３と上部金型７の上部内壁面８ａとの間より樹
脂材１２′が漏れる場合、狭中部３には樹脂材１２′が
付着し、硬化後において薄膜状のバリとなるのであるが
、狭中部３は定形に形成され、かつその中も２〜３肋以
下に設定されていることもあって、バリによる外観の低
下を抑制できる。
特に、狭中部３に薄膜状のバリが形成されることによっ
て、溝部２によって囲まれた放熱坂部分と段違い状にな
って放熱性が損なわれる場合には例えば第１５図に示す
ように、溝部２によって囲まれた放熱坂部分の厚みＴ．
と狭中部３の厚みＴ２との関係をＴ，＞Ｌ、列えばＴ，
一Ｌ二０．０１〜０．０３帆にに設定すれば、放熱器に
対し充分な密着度を以つて取付けることができ、放熱性
が損なわれることはない。
て、溝部２によって囲まれた放熱坂部分と段違い状にな
って放熱性が損なわれる場合には例えば第１５図に示す
ように、溝部２によって囲まれた放熱坂部分の厚みＴ．
と狭中部３の厚みＴ２との関係をＴ，＞Ｌ、列えばＴ，
一Ｌ二０．０１〜０．０３帆にに設定すれば、放熱器に
対し充分な密着度を以つて取付けることができ、放熱性
が損なわれることはない。
尚、本発明は記実施例に限定されることなく例えば、上
金型７に第１，第２の金型凹部８，９を、下金型１０に
第３の金型凹部１１をそれぞれ形成するだけでなく、第
１６図に示すように下金型１川こ第１，第２の金型凹部
８′，９′を形成し、上金型７に第３の金型凹部１１′
を形成してもよく、この場合でも第１の金型凹部９′の
立上り壁面９ｂ′が溝部２の中間にあるため、放熱板１
の裏面に周り込んだ樹脂１２は立上り壁面９ｂ′に沿っ
て第２金型凹部９′内に入り込み、樹脂硬化後キャビテ
ィから半導体装置を取り出すと第２の金型凹部９内に入
り込んだ樹脂１２ａは金型１０との接着力が強いため放
熱板１の狭中部３から引き離される。
金型７に第１，第２の金型凹部８，９を、下金型１０に
第３の金型凹部１１をそれぞれ形成するだけでなく、第
１６図に示すように下金型１川こ第１，第２の金型凹部
８′，９′を形成し、上金型７に第３の金型凹部１１′
を形成してもよく、この場合でも第１の金型凹部９′の
立上り壁面９ｂ′が溝部２の中間にあるため、放熱板１
の裏面に周り込んだ樹脂１２は立上り壁面９ｂ′に沿っ
て第２金型凹部９′内に入り込み、樹脂硬化後キャビテ
ィから半導体装置を取り出すと第２の金型凹部９内に入
り込んだ樹脂１２ａは金型１０との接着力が強いため放
熱板１の狭中部３から引き離される。
また本発明において、放熱板における溝部は全周縁部に
形成する他、バリの発生し易い部分にのみ形成すること
もできるし、上部金型における立上り壁面の溝部に対す
るセット位置は中央部より左右にずらすこともできる。
又、半導体装置構成体における放熱板、リードの形状、
本数及び結合構成は適宜に変更しうる。以上のように本
発明によれば、放熱板の露出面への樹脂材による不定形
な薄膜状のバリ、突起状のバリの発生を効果的に抑制で
きる上、放熱器などへの取付け性をも改善できる。
形成する他、バリの発生し易い部分にのみ形成すること
もできるし、上部金型における立上り壁面の溝部に対す
るセット位置は中央部より左右にずらすこともできる。
又、半導体装置構成体における放熱板、リードの形状、
本数及び結合構成は適宜に変更しうる。以上のように本
発明によれば、放熱板の露出面への樹脂材による不定形
な薄膜状のバリ、突起状のバリの発生を効果的に抑制で
きる上、放熱器などへの取付け性をも改善できる。
第１図は従来例の要部破断平面図、第２図は第１図の１
−１断面図、第３図は第１図の０−ロ断面図、第４図は
樹脂材によるモールド被覆方法を説明するための側断面
図、第５図は第４図の×部拡大図、第６図は第１図の下
面図、第７図は樹脂材による他のモールド被覆方法を説
明するための側断面図、第８図は第７図の要部拡大図、
第９図〜第１４図は本発明方法の説明図であって、第９
図は半導体装置構成体の平面図、第１０図は第９図のｍ
−町断面図、第１１図は半導体装置構成体の上部金型及
び下部金型へのセット状態を示す側断面図、第１２図は
樹脂材を注入した状態を示す側断面図、第１３図はモー
ルド後の半導体装置の破断平面図、第１４図は第１３図
のＷ−Ｗ断面図、第１５図及び第１６図は本発明の他の
実施例を示す要部拡大断面図である。 図中、１は放熱板、２は溝部、３は狭中部、４はリード
、５は半導体素子、７は上部金型、８，８′は第１の金
型凹部、９，９′は第２の金型凹部、１１，１１′は第
３の金型凹部、９ｂは立上り壁面、１０は下部金型、１
２′，１２は樹脂材である。 オ７図 オＺ図 オ３図 汁４図 才Ｊ図 オ６図 才７図 才８函 才タ囚 才の図 才〃図 オ仏図 才か図 才仏図 オ Ｚヅ 図 才 ナ６図
−１断面図、第３図は第１図の０−ロ断面図、第４図は
樹脂材によるモールド被覆方法を説明するための側断面
図、第５図は第４図の×部拡大図、第６図は第１図の下
面図、第７図は樹脂材による他のモールド被覆方法を説
明するための側断面図、第８図は第７図の要部拡大図、
第９図〜第１４図は本発明方法の説明図であって、第９
図は半導体装置構成体の平面図、第１０図は第９図のｍ
−町断面図、第１１図は半導体装置構成体の上部金型及
び下部金型へのセット状態を示す側断面図、第１２図は
樹脂材を注入した状態を示す側断面図、第１３図はモー
ルド後の半導体装置の破断平面図、第１４図は第１３図
のＷ−Ｗ断面図、第１５図及び第１６図は本発明の他の
実施例を示す要部拡大断面図である。 図中、１は放熱板、２は溝部、３は狭中部、４はリード
、５は半導体素子、７は上部金型、８，８′は第１の金
型凹部、９，９′は第２の金型凹部、１１，１１′は第
３の金型凹部、９ｂは立上り壁面、１０は下部金型、１
２′，１２は樹脂材である。 オ７図 オＺ図 オ３図 汁４図 才Ｊ図 オ６図 才７図 才８函 才タ囚 才の図 才〃図 オ仏図 才か図 才仏図 オ Ｚヅ 図 才 ナ６図
Claims (1)
- １ 放熱板の表面に半導体素子を固定すると共に半導体
素子の電極とリードとを電気的に接続してなる半導体装
置構成体を、上部金型及び下部金型の衝合面の一方の面
に形成されかつ放熱板を囲繞する第１の金型凹部と第１
の金型凹部に連通し放熱板裏面により閉塞される第２の
金型凹部及び衝合面の他の面に形成されかつ第１の金型
凹部と連通する第３の金型凹部とで構成される金型凹部
内にセツトして樹脂モールドするに際し、放熱板の裏面
の所望周縁部に狭巾部を介して形成した構部に、放熱板
の裏面に対向する第２の金型凹部の立上り壁面を位置さ
せることを特徴とする半導体装置の装造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7936179A JPS6016747B2 (ja) | 1979-06-23 | 1979-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7936179A JPS6016747B2 (ja) | 1979-06-23 | 1979-06-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS564241A JPS564241A (en) | 1981-01-17 |
| JPS6016747B2 true JPS6016747B2 (ja) | 1985-04-27 |
Family
ID=13687744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7936179A Expired JPS6016747B2 (ja) | 1979-06-23 | 1979-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016747B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155351U (ja) * | 1985-03-13 | 1986-09-26 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211638A (ja) * | 1988-01-08 | 1988-09-02 | Nec Home Electronics Ltd | 樹脂封止型半導体装置の製造方法 |
| US6001672A (en) | 1997-02-25 | 1999-12-14 | Micron Technology, Inc. | Method for transfer molding encapsulation of a semiconductor die with attached heat sink |
| US6297548B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
| US6297960B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
| US6117797A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
| US6444501B1 (en) | 2001-06-12 | 2002-09-03 | Micron Technology, Inc. | Two stage transfer molding method to encapsulate MMC module |
-
1979
- 1979-06-23 JP JP7936179A patent/JPS6016747B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155351U (ja) * | 1985-03-13 | 1986-09-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS564241A (en) | 1981-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5173840A (en) | Molded ic card | |
| US5365106A (en) | Resin mold semiconductor device | |
| US5977613A (en) | Electronic component, method for making the same, and lead frame and mold assembly for use therein | |
| US6779264B2 (en) | Electronic device | |
| US7102214B1 (en) | Pre-molded leadframe | |
| JPH0482799A (ja) | Ｉｃカードの製造方法およびｉｃカード | |
| JPH1145958A (ja) | 表面実装部品及びその製造方法 | |
| JPH09300401A (ja) | 電気接続部を有する成形品とその成形方法 | |
| JPS6016747B2 (ja) | 半導体装置の製造方法 | |
| US7098081B2 (en) | Semiconductor device and method of manufacturing the device | |
| KR100366678B1 (ko) | 칩 모듈 제조방법 | |
| JPH08148724A (ja) | チップマウント型ｌｅｄ | |
| JP3426574B2 (ja) | 表面実装部品及びその製造方法 | |
| JP3274838B2 (ja) | モールド配線板 | |
| JPH0548955B2 (ja) | ||
| JP3807639B2 (ja) | 放熱板及びそれを用いた複合半導体装置 | |
| JPS6011642Y2 (ja) | 半導体装置の樹脂モ−ルド装置 | |
| JP4036274B2 (ja) | 抵抗器の製造方法 | |
| JPH03248551A (ja) | 合成樹脂封止型電子部品 | |
| JPS5932138Y2 (ja) | 半導体装置の樹脂モ−ルド装置 | |
| JPS5849630Y2 (ja) | 半導体装置 | |
| KR830000960B1 (ko) | 반도체 장치의 제조방법 | |
| JP2802966B2 (ja) | 樹脂封止型電子部品の製造方法 | |
| JPS5918676Y2 (ja) | 樹脂モ−ルド型半導体装置製造用の樹脂モ−ルド装置 | |
| JPH0810207Y2 (ja) | 樹脂封止形半導体装置 |