JPS601657B2 - アドレス変換方法 - Google Patents

Description

【発明の詳細な説明】 従来技術の問題点 本発明は論理アドレスにより指定可能な容量よりも大き
い容量を有する主メモリを指定可能とするために、この
論理アドレスを物理アドレスに変換し、この変換後の物
理アドレスに基づいて主メモリをアクセスするごとく構
成された情報処理装置におけるアドレス変換方法に関す
る。

とくに、本発明は、主メモリ上に記憶され、複数のセグ
ベントからなる実行すべきプログラム（目的プログラム
）を共通のプログラムとして、制御プログラム（一般に
オペレーティングシステム（ＯＳ）とよばれる）の制御
のもとで独立にかつ並行して実行せしめることにより、
所定の複数の独立の処理を実行するように構成された情
報処理装置内で、上記共通のプログラムから発生される
論理アドレスを物理アドレスに変換する方法に関する。

以下では、このように、共通のプログラムをＯＳの制御
のもとで実行して並列かつ独立に達成される独立の処理
をタスクとよぶ。近年高速のメモリの低価格化によりミ
ニコンピュータの主メモリの容量は著しく増大したきた
。

一方、従来の、主メモリの容量の小さいミニコンピュー
タに用いられていた目的プログラムで発生されるアドレ
スのビット数は最近のミニコンピュータに実装される大
容量の主メモリをアクセスするためのアドレスのビット
数より少ない。従って従釆の目的プログラムをそのまま
の形でより大容量の主メモリを用いるミニコンピュー夕
に用いるには、従釆の目的プログラムで発生されるアド
レスのビット数を拡張しなければならない。そこで最近
のミニコンピュー外こは、従来の目的プログラムで発生
されるアドレスを論理アドレスと考え、このアドレスの
ビット数を実際の主メモリをアクセスするためのアドレ
ス（物理アドレス）に変換するアドレス変換装置が設け
られている。しかしながら、複数のタスクに対するアド
レス変換は、例えば、多数の端末を共通のプログラムを
用いて並列かつ独立に制御しようとする場合に複雑とな
る。この場合、主メモリ上に記憶された共通の目的プロ
グラムは本構造に構造され、セグメントとよばれる複数
のプログラムからなる。各端末はこの共通のプ。グラム
を実行して制御されるが、各時点では各端末はこのプロ
グラム内の異なるセグメントを実行して制御されるもの
である。このため、各端末の制御を行なうためには、共
通のプログラムを独立にかつ並列に実行せしめる必要が
ある。この実行の制御は通常ＯＳにより行なわれる。従
って、この独立にかつ並列に処理される、タスクの実行
時に、各タスクに対してアドレス変換を行なう必要があ
る。このような必要性を満すために従来主として２つの
方法がとられている。

‘１） 主メモリ上の異なる位置に、同じ目的プログラ
ムを童畳して記憶しておく方法。

‐この方法では、主メモリ上には、各タスクに必要な目
的プ。

グラムは各タスクに対応した主メモリ上の位置に記憶さ
れている。各タスクに対するアドレス変換データは別々
に記憶されており、タスク間の競合を考えることなく、
各タスクの実行時に、各タスクに対するアドレス変換デ
ー外こ基づいてアドレス変換を行なう。この方法ではタ
スク間の競合を考える必要はないが、そのかわり、同一
のセグメントが主メモリ上の異なる位置に車畳して記憶
されることになる。このため、主メモリはそれだけ大容
量である必要がある。■ 主メモリ上には同一の目的プ
ログラムは１つしか記憶せず、多数のタスク間でこの目
的プログラムを共通に用いる方法。

この方法によれば、主メモリ上の共通の目的プログラム
が多数のタスク間で共用されるので、目的プログラムを
記憶するに要する容量は｛１｝の場合に比して少〈てす
む。

しかしながら、従来の方法によれば、アドレス変換デー
外ま複数のタスクに対して共通に設けられ、このデータ
をタスクの実行中に、要求されたセグメントに対応した
データに変更する方法をとっていた。このため、あるタ
スクの実行中にタスクを切換え、それに伴なし、セグメ
ントを切換えようとしたときに、功換前のセグメントを
使用しようとするタスクとの間で競合が生じうる。従っ
て、このような場合、タスクの切換えを禁止せざるをえ
ない。この結果、多数のタスクを独立にかつ並列に処理
しようとする本来の目的がそこなわれ、それだけ、処理
能力が低下する。目的このように従来のアドレス変換方
法はいずれも共通の目的プログラムを実行するうえに問
題を有する。

本発明はこられの問題点がないアドレス変換方法を提供
することを目的とするものである。すなわち、本構造に
構成された複数のプログラムセグメントからなる、実行
されるべきプログラムを主メモリ上に記憶したうえで、
複数のタスクに対してこのプログラムを共通に用る場合
において、複数のタスク間の競合を考慮する必要のない
アドレス変換方法を提供することを目的とする。

実施例 第１図は、情報処理装置の、上記の主メモリ５より大容
量の二次メモリ４０に格納された、本発明が適用される
目的プログラム４１を模式的に示す。

目的プログラムは本構造に構成されている。すなわち、
目的プログラム４１の最初の実行セグメントである、ル
ートセグメント４２と、このルートセグメントの実行途
上において分岐される複数のオーバレィセグメント４３
，４４からなる。ルートセグメント４２の実行途上にお
いて、オーバレイセグメントの１つ、例えば４３に分岐
したとすると、そのオーバレィセグメント４３の実行終
了後はルートセグメント４２の分岐点の次の命令から、
ルートセグメント４２が実行され、必要によりさらに、
オーバレィセグメント４４へと分岐が行なわれる。オー
バレィセグメントは一般には２より大きい数からなる。
第２図は本発明の制御手順の概要を説明するための図で
ある。

王〆モリ５上には二次メモリ４０からロードされた上述
の目的プログラムが記憶されている。

この際、ルートセグメント４２、オーバレィセグメント
４３，４４はそれぞれ主メモリ５上の領域４５，４６，
４７に記憶されている。４８は、１つのタス外こより、
この共通の目的プログラムが実行されたとき、その目的
プログラムで発生される論理アドレスが形成する論理空
間を示す。

ルートセグメント４２において発生される論理アドレス
により形成される領域４９とオーバレィセグメント４３
又は４４において発生される論理アドレスにより形成さ
れる領域５０とが分かれるように、かつ、オーバレイセ
グメント４３と４４において発生される論理アドレスに
より形成される領域が同一の領域となるように、目的プ
ログラム４１を構成する。今１つのタスクによりこの目
的プログラム４１が実行されるときに、目的プログラム
４１のルートセグメント４２の実行により発生される領
域４９内の論理アドレスは主メモリ上の領域４５内の物
理アドレスにそのタスクに対するアドレス変換テーブル
ＩＡにより変換され、この変換後のアドレスにより主メ
モリ５をアクセスする。さらにそのタスクにより目的プ
ログラム４１のオーバレイセグメント４３を実行すると
きには、そのとき発生される領域５０内の論理アドレス
を領域４６内の物理アドレスに変換するようにそのタス
クに対するアドレス変換テーブルＩＡ内のアドレス変換
データを変更する。この変更後のアドレス変換テーブル
ＩＡに基づきアドレス変換を行なう。さらに、そのタス
クにより目的プログラム４１のオーバレィセグメント４
４を実行するときにはそのとき発生される領域５０内の
論理アドレスを領域４７内の物理アドレスに変換するよ
うにそのタスクに対するアドレス変換テーブルＩＡ内の
アドレス変換データを変更したうえでアドレス変換を行
なう。他のタスクに対してもアドレス変換のデータと別
個に記憶しておき、そのタスクの実行時には、このアド
レス変換データをアドレス変換テーフルＩＡに記憶せし
めて、アドレス変換を行なわしめる。

このとき、そのタス外こ対するアドレス変換デー外ま、
他のタスクとは別個に独立に変更せしめる。こうするこ
とにより、タスク間の競合を生じないで、アドレス変換
を行なえる。第３図は本発明を適用する情報処理装置の
主要部のブロック図である。

アドレス変換装置１は１６個のアドレス変換テーブルＩ
Ａからなる。各テーブルＩＡは線１３を介して入力され
るアドレス（論理アドレス）位置にそのアドレスに対す
る物理アドレスに関するデータが記憶されている。各テ
ーブルＩＡは線１９を介して入力されるテーフルナンバ
ーが、当然テーブルをさすときのみ起動される。勿論ア
ドレス変換装置１は単一のメモリにて構成し、線１９上
のテーブルナンバーと線１３上の論理アドレスを合わせ
たものをアドレスとして、アクセスされ、そのアドレス
位置に対応する物理アドレスに関するデータが記憶され
ているものでもよい。ここではこのようなメモリも実質
的に複数個のアドレス変換テ−プルＩＡがあるものとし
て扱う。第４図は目的プログラムの起動時にアドレス変
換テーブルＩＡの切換制御に用いるテーブルを示す。

第３図の実施例ではこれらのテーブルは主メモリー上に
構成されている場合を示す。一般には主メモリ以外のメ
モリ上に構成されていてもよい。第４図ａにおいて２５
は制御プログラムが共通の目的プログラムの実行を独立
に制御する処理単位であるタス外こ対応して設けられた
タスク制御テーブルである。タスク制御テーブル２５の
各々は第３図のアドレス変換テーブルＩＡにセットされ
るアドレス変換データの記憶領域２７、該タスクの起動
可能状態を示すフラグの記憶領域２８、実行開始アドレ
スの記憶領域２９、汎用レジスタの内容の記憶領域３０
などを有する。ここで領域２７に記憶されているデー外
ま、等該タスクが実行中のプログラムセグメントに用い
られる論理アドレスに対する複数の物理アドレスをさめ
るデータからなる。第４図ｂの３１は第３図のアドレス
変換テーブルＩＡの各々に対応して設けられたテーブル
で、各テーブル３１は対応するアドレス変換テーブルＩ
Ａのテーブル・ナンバを記憶する領域３３を有する。タ
スク制御テーブル２５の領域２６には該領域２７のデー
タがセットされているアドレス変換テーブルＩＡに対応
するテーフル３１の先頭アドレスがセットされている。
テーブル３１の領域３２にはそのテーブルに対応するア
ドレス変換テーブルＩＡに領域２７のデータをセットし
ているタスク制御テーブル２５の先頭アドレスがセット
されている。第４図ｃのテーフル３４は第３図のテーブ
ルナンバレジス夕２にセットされているテーブルナンバ
と同じテーフル・ナンバを記憶する領域３５、第１図の
アドレス変換テーブルＩＡの１つの記憶データを書きか
えるときの、書きかえ対象となる領域の先頭アドレス、
最終アドレスをそれぞれ記憶する領域３６，３７を有す
る。目的プログラムの起動時には、制御プログラムが動
作する。制御プログラム（ＯＳ）は主メモリ５上の所定
の領域に記憶されており、かつアドレス変換テーブルＩ
Ａの各々の先頭部分はいずれもＯＳ用に割当てられてい
る。ＯＳにより４ビットの容量を有するテーブルナンバ
レジスタ２に、任意のアドレス変換テーブルの番号を記
憶したうえで主メモリ５より逐次ＯＳ内の命令をよみみ
とり、実行する。このとき、プログラムカウンタ（図示
せず）またはよみ出された命令アドレスあるいは演算器
で示されるオペランドアドレスは線２１を介して論理ア
ドレスレジスタ３にセットされる。このセットされた論
理アドレスの上位６ビットのフィールドＡは選択回路１
２により選択され、線１３を介してアドレス変換装置１
に入力される。アドレス変換装置１には、この入力され
た論理アドレスの他にレジスタ２内のテーブルナンバが
選択回路１８、線１９を介して入力される。これらの入
力デー外こ対してアドレス変換装贋１は、その入力され
たテーブルナンバーで示されるＯＳ用のアドレス変換テ
ーブルＩＡから対応する８ビットの物理アドレスに関す
るデータを出力する。この８ビットの物理アドレスに関
するデータはアドレスレジスタ４内の上位８ビットのフ
ィールドにセットされる。このアドレスレジスタ４の下
位１０ビットには論理アドレスレジスタ３内の下位１０
ビットのフィールドＢがそのまま入力される。こうして
、ＯＳに対しても１６ビットの論理アドレスに対して１
８ビットの物理アドレスが発生される。この物理アドレ
スに基づいて王〆モリ５から逐次ＯＳ内の命令がよみ出
される。こうしてＯＳの処理が行われる。目的プログラ
ムの起動時にはＯＳが次のように動作してアドレス変換
テーブルＩＡを切り換える。１ タスク制御テーブル２
５の領域２８を順次検索してフラグが起動可能状態にあ
るタスク制御テーブルを一つ見つける。

２ 該タスク制御テーブルの領域２６が空か否かを比較
する。

３ 空でない場合は、領域２６に記憶されている先頭ア
ドレスが示すテーブル３１の領域３３内に記憶されてい
るテーブルナンバとテーブル３４の領域３５内に記憶さ
れているテーブルナンバとを比較する。

４ 一致する場合は、該タスク制御テーブル２５の領域
２９，３０内の実行開始アドレス、汎用レジスタの内容
を処理装置に転換し、プログラムカウンタ、汎用レジス
タにセットし、目的プログラムの実行を開始する。

５ 一致しない場合は、該タスク制御テーブル２５の領
域２６が示すテーブル３１の領域３３内のテーブルナン
バでテーブル３４の領域３５内のテーブルナンバを置き
換え、さらに、領域３５に記憶したテーブルナンバを図
第３図のテーブルナンバレジスタ２に線１０を介して主
メモリから送り、そこにセットし、今使用したテーブル
３１の一つを複数のテーブル３１の最後に順序づける。

なお、テーブル３１の配列順序の管理は別途テーブルを
設けて行なう。以後は４と同じである。６ 該タスク制
御テーブルの領域２６が空の場合は複数のテーブル３１
の中の先頭のテーブル３１の領域３２を調べる。

７ この領域が空の場合は、該タスク制御テーフル２５
の先頭アドレスをテーブル３１の先頭のテーブルの領域
３２にセットし、該先頭のテーブル３１のアドレスを該
タスク制御テーブル２５の領域２６にセットする。

さらに、該先頭のテーブルの領域３３内のテーブルナン
バ・テーブル３４内の領域３６，３７の先頭アドレス、
最終アドレスをよみ出し第３図の汎用レジスタ２０のフ
ィールドＣ，Ｂ，Ｄにそれぞれセットし、該タスク制御
テーブル２５の領域２７のデータを主メモリ５よりよみ
出し、線１０を介してアドレス変換装置１に送る。この
とき、汎用レジスタ２０のフィールドＣの出力を選択回
路１８を介してアドレス変換装置１に入力し、対応する
アドレス変換テーブルＩＡの内容を更新する。アドレス
変換テーブルＩＡの更新は次のように行われる。このフ
ィールドＥは線８を通して転送され、カウンタ１４にセ
ットされる。カウンタ１４から線１５に読み出されたア
ドレスは選択回路１２を経由して線１３に読み出され、
線７を通り選択回路１８を経由して線１９に読み出され
た汎用レジスタ２０のフィールドＣ（ここにはテーブル
ナンバが記憶されている）とともにアドレス変換装置１
に転送され、このテーブルナンバに対応するアドレス変
換テーブルＩＡの領域に、主メモリ５に記憶された実行
しようとするタスク制御テーブル２５内の領域２７から
順次線１川こ読み出された物理アドレスに関するデータ
がセットされる。カウンタ１４から線１５にアドレスが
読み出されると、カウンタ１４は十１され、線１５に読
み出されたアドレスは線９に読み出された汎用レジスタ
２０のフィールドＤ（ここには最終アドレスが記憶され
ている）とともに比較回路１６に転送される。先のアド
レス変換テーブルＩＡへのデータのセットは比較回路１
６に転送された２つのアドレスが等しいことを条件に線
１７に停止信号が送出されるまで該タスク制御テーフル
２５内の領域２７に記憶された物理アドレスに関するデ
ータが順次カウンター４で示されるアドレスに記憶する
動作が繰り返えされる。こうしてアドレス変換テーブル
ＩＡの１つが変更されると、以後は５に同じである。８
空でない場合は、該先頭のテーブル３１の領城３２が
示すタスク制御テーブル２６の領域２６に空をセットす
る。

以後は７と同じである。以上の制御により、総てのアド
レス変換テーフルＩＡが使用された以後では、最も古く
起動されたタスクが使用したアドレス変換テーブルＩＡ
が新らたに起動されるタスクに割り当てることになり、
タスクの数がアドレス変換テーブルの数より多い場合で
も効率よくタスク固有の論理空間を提供できる。こうし
て準備されたアドレス変換テーブルＩＡを用いて、所定
のタスクの実行を行なうことができる。このときは論理
アドレスレジスタ３のＡフィールドおよびテーブルナン
バレジスタ２の内容をそれぞれ選択回路１２と線１３お
よび選択回路１８と線１９を介してアドレス変換装置１
に入力し、この装置より出力された８ビットのデータと
論理アドレスレジスタ３内のＢフィールドとを物理アド
レスとして用いる。このことは先にＯＳの実行時に説明
したのと全く同様である。こうしてタスクの実行開始お
よび実行タスクの切換えを行なうことができる。

次に同一タスクの実行中のオーバレィセグメント切換え
時のアドレス変換データの切換えを説明する。第５図は
オーバレィセグメントを切換えて実行するときに、アド
レス変換データを切換えるためのセグメント管理テーブ
ルを示す。

５１はオーバレィセグメント４３に対応するセグメント
管理テーブルであり、領域４６（第２図）の先頭アドレ
スを記憶する領域５２、サイズを記憶する領域５３、領
域５０（第２図）の先頭アドレスを記憶する領域５４、
およびオーバレィセグメント４３の主メモリ５へのロー
ド状態を示すフラグを記憶する領域５５を保持する。

さらに、複数タスクでオーバレィセグメント４３を共用
する場合、同時共用の許可／禁止を示すフラグを記憶す
る領域５６と禁止の場合に該オーバレィセグメントを使
用中か否かを表示する領域５７を保持する。オーバレィ
セグメント４４にも同様のセグメント管理テーブル５８
を設ける。一般的には、セグメント管理テーブルはオー
バレィセグメントの数だけ用意する。これらのセグメン
ト管理テーブルは所定の記憶装置上に構成される。第５
図の実施例は、これらのテーブルが主メモリ５上に構成
されている場合である。主メモリ５と論理空間４８の区
画化は目的プログラム４１を本構造に構成時に行ない、
この際にセグメントテーブル５１，５８を作成し、ルー
トセグメント４２の一部として二次メモリ４川こ格納す
る。

目的プログラム４１を実行するタスクが最初に起動され
る以前に制御プログラムがルートセグメント４２を主メ
モリに格納し、アドレス変換データなどを第４図のすべ
てのタスク制御テーブル２５に格納する。タスクが起動
され、ルートセグメント４２を実行中にオーバレィセグ
メント４３が要求されると制御プログラムは次のような
動作をする。

１ 要求されたオーバレィセグメント４３の名称を解読
し、セグメント管理テーブル５１の先頭アドレスを計算
する。

２ 該セグメント管理テーブルの領域５６内のフラグを
調べ、同時共用が禁止されているときはさらに領域５７
のデータとゼロとを比較する。

３ ゼロでない場合は第４図のタスク制御テーフル２５
の領域２８のフラグを待ち状態にして、別のタスクを起
動する。

４ ゼロの場合、または、同時共用の許可の場合は領域
５７に十１を記憶する。

さらに、該セグメント管理テーブル５１の領域５４上に
あるのアドレスを第３図のアドレス変換装置１に送出し
、線６に読み出した物理アドレスを汎用レジス外こ記憶
し、この物理アドレスと領域５２のアドレスを比較する
。５ 一致しない場合は、領域５４，５３に記憶された
領域５０の先頭アドレス、サイズにもとづいてアドレス
変換テーブルＩＡ内の書きかえるべき領域の先頭アドレ
ス、最終アドレスを計算し「 これらの計算されたアド
レスとテーブル３４（第４図ｃ）の領域３５内のテーブ
ルナンバを第３図の汎用レジスタ２０のフィールドＥ，
Ｄ，Ｃにそれぞれセットする。

この後、汎用レジス夕２０、カウンタ１４、選択回路１
２，１８を用いて、汎用レジスタ２０１こ記憶されたテ
ーブルナンバーを有するアドレス変換テーフルＩＡ内に
アドレス変換後の物理アドレスの上位８ビットに対する
データを順次記憶していく。このとき、このデータはセ
グメント管理テーブル５１内の領域５２に記憶された領
域４６（第２図）の先頭アドレスに基づいて計算される
。このデータの記憶はカウンタ１４の内容が汎用レジス
タ２０のＣフィールドの値と一致するまでつづけられる
。このとき第４図の対応するタスク制御テーブル２５の
領域２７にも同じデータを格納し、更新する。６ 該セ
グメント管理テーブル５１の領域５５内のフラグが初期
状態の場合は二次メモリ４０のオーバレィセグメント４
３を領域４６に格納し、領域５５のフラグをロード状態
に更新する。

７ 以上の動作終了後、オーバレィセグメント４３に制
御を移し、オーバレィセグメント４３の実行を開始する
。

オーバレィセグメント４３の実行が終了すると、再び制
御プログラムに制御が移るので、該セグメント管理テー
ブル５１の領域５７のデータを０にし、領域５６のフラ
グが同時共用の禁止の場合は３で待ち状態にされたタス
クのタスク制御テーブル２５内の領域２８のフラグを起
動可能状態に更新する。

その後、オーバレィセグメント４３の要求元であるルー
トセグメント４２に制御を移す。オーバレィセグメント
４４も同様に制御する。以上はルートセグメントにつづ
くオーバレイセグメントでは命令が実行されるとして説
明した。

しかし本発明はこのオーバレイセグメント４３，４４と
して、データからなるセグメントを用いる場合にも適用
できる、この場合主メモリ５内の領域４６，４７にはデ
ータが格納され、これを多くのタスクがアクセスするこ
とになる。このさし、、各データの領域に対応してセグ
メント管理テーフル５１，５８を設け、アドレス変換装
置１を上記のように制御することによって、論理空間の
大きさを越えるデータ領域にアクセスできるようになる
。効果 １ あるタスクがオーバレィセグメント４３を実行中に
入出力終了などを待つために待ち状態になり別のタスク
が起動され、オーバレィセグメント４４を要求した場合
、該タスクに対応するアドレス変換テーブルを直ちに更
新することができ、論理空間の大きさを越える大きな目
的プログラムを高速に実行できる。

従釆技術の問題点■の方法で目的プログラムを実行する
複数のタスクが同一のアドレス変換テーブルを用いるた
めに、上記の場合、オーバレイセグメント４３を使用中
のタスクが再起動され、該オーバレ‐ィセグメント４３
の実行を終了するまで、オーバレィセグメント４４を要
求したタスクを待ち状態にしておく制御が必要であった
。データについても同様である。本発明ではこれらの問
題がない。２ １つのタスクでも論理空間の大きさを越
える大きなプログラムを実行できる。

３ オーバレイセグメントを主メモリに常駐するように
既存の目的プログラムのオーバレイセグメントを再構成
する変更だけでよいので既存の目的プログラムの手直し
をせずに高速化できる。

４ 複数のタスクでオーバレィセグメントを共用できる
ので、主メモリを有効に利用できる。

５ 各タスクに必要なオーバレィセグメントやデータだ
けにアクセスできるようにアドレス変換テーブルを更新
できるので、論理空間上の占有量を減少でき、かつ、ア
ドレス変換テーブルの更新を高速に行なえる。

【図面の簡単な説明】

第１図は二次メモリ上に記憶された、本発明が適用され
る目的プログラムの構造を示す図、第２図は本発明によ
るアドレス変換の概念を示す図、第３図は本発明が適用
される情報処理装置の主要部分を示す図、第４図はタス
ク起動時にアドレス変換テーブルの更新に用いるテーブ
ルを示す図、第５図はオーバレィセグメント功換時にア
ドレス変換テーブルの更新に用いるテーブルを示す図で
ある。 １：アドレス変換装置、ＩＡ：アドレス変換テーブル、
２：テーブルナンバレジスタ、３：論理アドレスレジス
タ、４：物理アドレスレジスタ、５：主メモリ。 多７図 努之園 多４図 多３図 多〆図

Claims (1)

1. 【特許請求の範囲】 １ 主メモリ上に記憶され、複数のプログラムセグメン
   トからなる実行されるべき共通のプログラムを、制御プ
   ログラムの制御により独立にかつ並列して実行せしめる
   ことにより、所定の複数の独立の処理を実行せしめる情
   報処理装置内で、上記共通のプログラムから発生される
   論理アドレスを物理アドレスに変換する方法において、
   上記独立の処理の各々の実行時に最初に実行される上記
   共通プログラム内の所定のプログラムセグメントに対す
   るアドレス変換データを上記独立の処理の各々に対応し
   て設けられた第１の記憶手段に記憶せしめ、上記共通の
   プログラム内の各セグメントに対するアドレス変換デー
   タを、それぞれのセグメントに対応して設けられた第２
   の記憶手段に記憶せしめ、上記制御プログラムの実行に
   より上記独立の処理の実行が指令されたときに、その指
   令に応答して、指令された独立の処理に対応する上記第
   １の記憶手段内のデータをよみ出し、このよみ出された
   データに基づいて、上記指令された独立の処理を実行す
   るための最初のプログラムセグメントにて発生される論
   理アドレスを物理アドレスに変換し、この変換後の物理
   アドレスを用いて上記主メモリをアクセスすることによ
   り上記最初のプログラムセグメントを実行し、当該独立
   の処理のためのプログラムセグメントの実行中又は実行
   後に、次に実行すべきプログラムセグメントの実行が指
   定されたときに、この指定信号に応答して、上記第２の
   記憶手段から対応するプログラムセグメントに対するデ
   ータをよみ出し、このよみ出されたデータに基づいて当
   該セグメントに対するアドレス変換データを発生せしめ
   、この発生されたアドレス変換データを上記第２の記憶
   手段内の、当該プログラムセグメントを実行せんとする
   独立の処理に対応する位置に記憶せしめ、このプログラ
   ムセグメントの実行は、この第２の記憶手段に記憶され
   たデータに基づき、当該プログラムセグメントにより発
   生される論理アドレスを物理アドレスに変換して行なう
   ことを特徴とするアドレス変換方法。 ２ 論理アドレスでアクセスされるアドレス変換装置を
   設け、実行しようとする独立の処理に対する上記第１の
   記憶手段に記憶されたアドレス変換データを上記アドレ
   ス変換装置内の論理アドレスに対応した位置に記憶し、
   このアドレス変換装置に実行中の上記最初のプログラム
   セグメントにより発生された論理アドレスを入力し、対
   応する物理アドレスをよみ出すことにより論理アドレス
   を物理アドレスに変換するとともに、上記最初のプログ
   ラムセグメント以降のプログラムセグメントの実行時に
   は、上記第２の記憶手段内の、当該セグメントに対する
   データに基づき発生された上記アドレス変換データを上
   記アドレス変換装置にも記憶せしめたうえで、当該アド
   レス変換装置に、当該プログラムセグメントで発生され
   る論理アドレスを入力し、対応するアドレス変換データ
   をよみ出すことにより物理アドレスに変換する特許請求
   の範囲第１項記載のアドレス変換方法。 ３ 上記アドレス変換装置は複数の第３の記憶手段と、
   その複数の手段の１つを指定するレジスタとで構成し、
   かつ上記複数の第３の記憶手段は、そのうち上記レジス
   タにて指定された１つが、入力される論理アドレスに対
   するアドレス変換データを出力するものであり、上記独
   立の処理の１つの実行は、上記複数の独立の処理に対す
   るアドレス変換データを上記複数の第３の記憶手段の１
   つに記憶せしめたうえで、上記レジスタに、実行しよう
   とする独立の処理に対するアドレス変換データが記憶さ
   れている上記第３の記憶手段を指定するためのデータを
   記憶せしめて行なうことによりアドレス変換を行なう特
   許請求の範囲第２項記載のアドレス変換方法。