JPS6016444A - ビルデイングブロツク方式大規模集積回路装置の製造方法 - Google Patents
ビルデイングブロツク方式大規模集積回路装置の製造方法Info
- Publication number
- JPS6016444A JPS6016444A JP12445183A JP12445183A JPS6016444A JP S6016444 A JPS6016444 A JP S6016444A JP 12445183 A JP12445183 A JP 12445183A JP 12445183 A JP12445183 A JP 12445183A JP S6016444 A JPS6016444 A JP S6016444A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- block
- blocks
- computer
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野
本発明はビルディングブロック方式を用いた多層大規模
集積回路（以下、ＬＳＩと略す。）の設計に関し、特に
ＬＳＩを構成する機能ブロック（以下、ブロックと略す
。）群の内部配線とコンピューターによる自動配線に用
いるブロック間配線層′ｔ−独立に持つＬＳＩの構造に
関するものである。
集積回路（以下、ＬＳＩと略す。）の設計に関し、特に
ＬＳＩを構成する機能ブロック（以下、ブロックと略す
。）群の内部配線とコンピューターによる自動配線に用
いるブロック間配線層′ｔ−独立に持つＬＳＩの構造に
関するものである。
（２）従来技術の説明
従来、ビルディングブロック方式用多層ＬＳＩはブロッ
ク内配線とブロック間配線を同層で使用スるため、コン
ピューターによる自動配線では未結線を生ずる可能性が
大きくなる。つまり、コンピューターによる自動配線は
人間が配線するよりも、冗長度が大きいためと、ブロッ
ク内配線により配線領域が制約されるために未結線が生
ずる。また前記の未結線を解消するために、チップサイ
ズ大きくしたり、コンピューター使用時間が多くなると
いう問題が生ずる。
ク内配線とブロック間配線を同層で使用スるため、コン
ピューターによる自動配線では未結線を生ずる可能性が
大きくなる。つまり、コンピューターによる自動配線は
人間が配線するよりも、冗長度が大きいためと、ブロッ
ク内配線により配線領域が制約されるために未結線が生
ずる。また前記の未結線を解消するために、チップサイ
ズ大きくしたり、コンピューター使用時間が多くなると
いう問題が生ずる。
例えば第１図の様なビルディングブロック用多層ＬＳＩ
のシンボリック・レイアウト図を考えた場合、ブロック
端子４同志の配線であるブロック間配線２はブロック内
配線により生じた配線禁止領域１に制限されてピーが行
なわれるため、未結＃３が生ずる場合がある。そのため
チップサイズを大きくして、配線を可能にするなどの方
法が取られるため、コンピューター使用時間が多くなる
。
のシンボリック・レイアウト図を考えた場合、ブロック
端子４同志の配線であるブロック間配線２はブロック内
配線により生じた配線禁止領域１に制限されてピーが行
なわれるため、未結＃３が生ずる場合がある。そのため
チップサイズを大きくして、配線を可能にするなどの方
法が取られるため、コンピューター使用時間が多くなる
。
（３）発明の目的
本発明の目的はブロック間配線層とブロック内配線層と
を独立にした構造を持つビルディングブロック用多層Ｌ
ＳＩを提供するものである。
を独立にした構造を持つビルディングブロック用多層Ｌ
ＳＩを提供するものである。
（４）発明の構成
即ち１本発明はビルディングブロック方式を用いて、コ
ンピューターによる自動配線を使用し、ＬＳＩを設計す
る場合において、ブロック内配線とブロック同配線の配
線層を独立層にした構造をもつビルディングブロック用
多層ＬＳＩである。
ンピューターによる自動配線を使用し、ＬＳＩを設計す
る場合において、ブロック内配線とブロック同配線の配
線層を独立層にした構造をもつビルディングブロック用
多層ＬＳＩである。
（５）実施例
次に本発明の実施例について図面を参照して説明する。
第１図は従来の構造によるビルディングブロック方式用
多層ＬＳＩのシンボリック・レイアウト図である。第２
１社本発明の構造をもつＬＳＩにより設計されたビルデ
ィングブロック方式用多層ＬＳＩのシンボリック：レイ
アウト図であり、ブロック端子４とブロック端子間配線
２より構成される。つまり、刈入力の配線接続情報に従
って、１つのブロック端子４と他のブロック端子４の間
でブロック同配線２がコンピューターにより自動的に行
なわれる。
多層ＬＳＩのシンボリック・レイアウト図である。第２
１社本発明の構造をもつＬＳＩにより設計されたビルデ
ィングブロック方式用多層ＬＳＩのシンボリック：レイ
アウト図であり、ブロック端子４とブロック端子間配線
２より構成される。つまり、刈入力の配線接続情報に従
って、１つのブロック端子４と他のブロック端子４の間
でブロック同配線２がコンピューターにより自動的に行
なわれる。
この動作が配線接続情報全てについて行なわれる。第２
図は従来の構造の第１図と比較し、配線禁止領域−１が
ないため、第１図中の未結線３が第２図で解消されてい
る。つまり１本発明の構造を持つＬＳＩの配線前の状態
は第２図のブロック端子４しか存在しなく、第１図のブ
ロック内配線により生じた配線禁止領域１などは存在し
ないため、第１図の未納＋１１１ｉ！３が減少する。
図は従来の構造の第１図と比較し、配線禁止領域−１が
ないため、第１図中の未結線３が第２図で解消されてい
る。つまり１本発明の構造を持つＬＳＩの配線前の状態
は第２図のブロック端子４しか存在しなく、第１図のブ
ロック内配線により生じた配線禁止領域１などは存在し
ないため、第１図の未納＋１１１ｉ！３が減少する。
また配線禁止領域などが存在しないため、コンピュータ
ーで自動配縁を行う時のデータ構造も簡単になり、コン
ピューター使用時間の短縮も可能である。第３図は第２
図のＬＳＩの断面図の一部で有り、Ｂｌ、Ｂ２．Ｂ３は
ブロックを示し、Ｌｌはブロック内配線Ｎｄｌ、Ｌ２は
ブロック間配線層を示している。第３図の様にブロック
Ｂｌ、Ｂ２．Ｂ３が配置され、Ｂｌ’、Ｂ２゜Ｂ３のブ
ロックへ他のブロックからの配線が行なわれる時、この
ブロック間の配線をＬ１以外の層、つまりＢ２で行う。
ーで自動配縁を行う時のデータ構造も簡単になり、コン
ピューター使用時間の短縮も可能である。第３図は第２
図のＬＳＩの断面図の一部で有り、Ｂｌ、Ｂ２．Ｂ３は
ブロックを示し、Ｌｌはブロック内配線Ｎｄｌ、Ｌ２は
ブロック間配線層を示している。第３図の様にブロック
Ｂｌ、Ｂ２．Ｂ３が配置され、Ｂｌ’、Ｂ２゜Ｂ３のブ
ロックへ他のブロックからの配線が行なわれる時、この
ブロック間の配線をＬ１以外の層、つまりＢ２で行う。
Ｂ２の配線層の数は１層とは限らず、ＬＳＩの製造プロ
セスの制限または配線密度により自由に変えることが可
能である。また本発明の構造にすれば第３図Ｂｌ。
セスの制限または配線密度により自由に変えることが可
能である。また本発明の構造にすれば第３図Ｂｌ。
Ｂ２．Ｂ３のブロックの様にブロック間に配線用の間隔
を開ける必要もなくなるため、チップサイズを小さくす
ることも可能である。
を開ける必要もなくなるため、チップサイズを小さくす
ることも可能である。
（６）発明の効果
本発明は以上説明したようにブロック内配線とブロック
同配線を独立にした構造を持つビルディングブロック用
多層ＬＳＩにすることによす、コンヒユーターによる結
線率の向上、コンピューター使用時間の短縮、チップサ
イズを最小にし高集化を可能とする効果がある。
同配線を独立にした構造を持つビルディングブロック用
多層ＬＳＩにすることによす、コンヒユーターによる結
線率の向上、コンピューター使用時間の短縮、チップサ
イズを最小にし高集化を可能とする効果がある。
第１図は従来の構造を持つビルディングブロック方式用
ＬＳＩのシンボリック・レイアウト図。 第２図は本発明の構造を持つビルディングブロック方式
用多層ＬＳＩのシンボリック・レイアウト図、第３図は
第２図のＬＳＩの断面図の一部、である。 なお図において、１・・・・・・ブロック内配線により
生じた配線禁止領域、２・・・・・・ブロック同配線、
３・・・・・・未結線を示す印、４・・・・・・ブロッ
ク端子を示す印、 Ｂｌ、 Ｂ２． Ｂ３・・・・・・
ブロック、Ｌｌ・・・・・・ブロック内配線層、Ｂ２・
・・・・・ブロック間配線層、である。 ＼ミさ−６・′ 峯２１Ｅ＋ 竿３回
ＬＳＩのシンボリック・レイアウト図。 第２図は本発明の構造を持つビルディングブロック方式
用多層ＬＳＩのシンボリック・レイアウト図、第３図は
第２図のＬＳＩの断面図の一部、である。 なお図において、１・・・・・・ブロック内配線により
生じた配線禁止領域、２・・・・・・ブロック同配線、
３・・・・・・未結線を示す印、４・・・・・・ブロッ
ク端子を示す印、 Ｂｌ、 Ｂ２． Ｂ３・・・・・・
ブロック、Ｌｌ・・・・・・ブロック内配線層、Ｂ２・
・・・・・ブロック間配線層、である。 ＼ミさ−６・′ 峯２１Ｅ＋ 竿３回
Claims (1)
- ビルディングブロック方式を用いコンピューターによる
自動配線を使う大規模集積回路装置の製造方法において
、前記大規模集積回路装置を構成する機能ブロック群の
内部配線と、ブロック間配線の配線層を独立に構成する
ことを特徴とするビルディングブロック方式大規模集積
回路装置の製造方法・ ′（
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12445183A JPS6016444A (ja) | 1983-07-08 | 1983-07-08 | ビルデイングブロツク方式大規模集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12445183A JPS6016444A (ja) | 1983-07-08 | 1983-07-08 | ビルデイングブロツク方式大規模集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016444A true JPS6016444A (ja) | 1985-01-28 |
Family
ID=14885838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12445183A Pending JPS6016444A (ja) | 1983-07-08 | 1983-07-08 | ビルデイングブロツク方式大規模集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771329A (en) * | 1985-03-22 | 1988-09-13 | Nec Corporation | Wirings in semiconductor integrated circuit and method thereof |
-
1983
- 1983-07-08 JP JP12445183A patent/JPS6016444A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771329A (en) * | 1985-03-22 | 1988-09-13 | Nec Corporation | Wirings in semiconductor integrated circuit and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0196953A (ja) | 配線構造体 | |
| JP2001085614A (ja) | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JPH0529456A (ja) | 半導体集積回路装置 | |
| US6499135B1 (en) | Computer aided design flow to locate grounded fill in a large scale integrated circuit | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| US6608335B2 (en) | Grounded fill in a large scale integrated circuit | |
| JPH10308451A (ja) | クロストークを考慮した自動配線方法 | |
| JPS6247148A (ja) | 半導体集積回路装置 | |
| JPS6016444A (ja) | ビルデイングブロツク方式大規模集積回路装置の製造方法 | |
| JP2674553B2 (ja) | 半導体装置 | |
| JP3647686B2 (ja) | 半導体集積回路の設計方法および半導体集積回路の製造方法 | |
| JP2003076735A (ja) | 配線設計方法 | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| JP2007096216A (ja) | 半導体集積回路装置 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JPH0230176A (ja) | 半導体集積回路 | |
| JPH104141A (ja) | 半導体集積装置 | |
| JPS59182540A (ja) | 半導体装置における配線パタ−ンの設計方法 | |
| JPS6064448A (ja) | 半導体装置 | |
| JPS62273751A (ja) | 集積回路 | |
| JP3130891B2 (ja) | 配線方法 | |
| JP2877003B2 (ja) | 自動配線経路決定方法 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
| JP3017169B2 (ja) | 半導体集積回路装置及びそのレイアウト方法 |