JP2003076735A - 配線設計方法 - Google Patents

配線設計方法

Info

Publication number
JP2003076735A
JP2003076735A JP2001269205A JP2001269205A JP2003076735A JP 2003076735 A JP2003076735 A JP 2003076735A JP 2001269205 A JP2001269205 A JP 2001269205A JP 2001269205 A JP2001269205 A JP 2001269205A JP 2003076735 A JP2003076735 A JP 2003076735A
Authority
JP
Japan
Prior art keywords
wiring
lattice
grid
strands
intersection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001269205A
Other languages
English (en)
Other versions
JP4515003B2 (ja
Inventor
Tetsuya Anazawa
哲哉 穴沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001269205A priority Critical patent/JP4515003B2/ja
Priority to EP02251874A priority patent/EP1291792A3/en
Priority to US10/097,728 priority patent/US6745378B2/en
Priority to TW091105101A priority patent/TW569362B/zh
Priority to KR1020020018041A priority patent/KR100718173B1/ko
Priority to CNB021057540A priority patent/CN1198330C/zh
Publication of JP2003076735A publication Critical patent/JP2003076735A/ja
Application granted granted Critical
Publication of JP4515003B2 publication Critical patent/JP4515003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線設計時の自由度が高く、２つの格子配線
の交差部での単位面積当たりの配線占有率が最大配線占
有率以下となり、且つ、必要電流量を満たすことができ
る配線構造及び配線設計方法を提供する。 【解決手段】 まず、格子配線Ａ及び格子配線Ｂを仮想
的に交差させる。これらの格子配線Ａ，Ｂの素線１１，
１２の幅は、製造プロセス上の制約から決まる最大線幅
以下に設定されている。次に、格子配線Ａ，Ｂの交差部
における素線１１の長さと素線１２の長さを比較し、長
いほうの素線を位置変更する素線１１ａとする。但し、
位置変更するのは、素線のうち交差部の部分のみであ
る。その後、格子配線Ａ，Ｂの中心線Ｘ，Ｙの交点を基
準位置とし、素線１１ａを、基準位置から離れる方向
に、製造プロセス上の制約から決まる最大配線占有率以
下となる位置まで移動させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
配線設計方法に関し、特に一定の幅以下に制限された複
数の素線で構成される格子配線の交差部の構造及びその
設計方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路のより一層の高集
積化が促進されており、それに伴って従来のアルミニウ
ム配線に替わり銅配線が使用されるようになった。銅配
線は、同じ幅のアルミニウム配線に比べて抵抗値が小さ
く、エレクトロマイグレーション耐性が高いという利点
があり、微細な配線に適している。
【０００３】銅配線は、通常、ダマシン法（又はデュア
ルダマシン法）と呼ばれる方法で形成される。ダマシン
法では、半導体基板上の絶縁膜に溝を形成し、めっき等
の方法で溝内に銅を埋め込んだ後、溝内の銅を残し、絶
縁膜上の銅をＣＭＰ（Chemical Mechanical Polishing
：化学的機械研磨）法で除去することによって銅配線
を形成する。
【０００４】
【発明が解決しようとする課題】本願発明者らは、従来
の配線設計方法には以下に示す問題点があると考える。
すなわち、同一基板上に幅が狭い配線と幅が広い配線と
が混在すると、ＣＭＰ法では均一に研磨することが困難
になる。例えば、幅が広い配線にあわせてＣＭＰ研磨す
ると、幅が狭い配線の厚さが薄くなってしまう。
【０００５】このような問題点を回避するためには、配
線の幅を制限し、全ての配線の幅を制限値（以下、最大
線幅という）以下に設定する必要がある。また、同様の
理由により、単位面積当たりの配線占有率も、製造プロ
セス上の制約から決まる最大配線占有率を超えないよう
に設定する必要がある。具体的には、大きな電流が流れ
る配線は、図２２に示すように、最大線幅よりも狭い複
数の配線に分割し、各配線間の間隔を、最大配線占有率
を超えないように設定する。以下、図２２に示すように
並列接続される複数の配線をそれぞれ素線と呼び、これ
らの素線の集合体を格子配線と呼ぶ。
【０００６】例えば、２つの格子配線が交差（接続）す
る部分では、単純に２つの格子配線を交差させると、図
２３に示すようになり、２つの格子配線Ａ，Ｂの交差部
では単位面積当たりの最大配線占有率を超えてしまう。
このため、従来は、図２４に示すように、最大配線占有
率を超えないように交差部の素線を間引くか、又は、図
２５に示すように、他の配線層に接続用配線５３を形成
し、格子配線Ａの素線５１と格子配線Ｂの素線５２とを
配線５３及びコンタクトホール５４を介して電気的に接
続するか、のいずれかの方法がとられる。
【０００７】しかし、図２４に示すように、交差部の素
線を間引くと、一部の素線に過剰に電流が流れたり、格
子配線に流すことができる電流量が制限されて必要な電
流量を流すことができなくなることが考えられる。図２
５に示すように、他の配線層に接続用の配線５３を形成
する場合は、電流量の制限はないが、他の配線層まで使
用するため、配線設計時の自由度が減少してしまう。
【０００８】本発明の目的は、配線設計時の自由度が高
く、２つの格子配線の交差部での単位面積当たりの配線
占有率が最大配線占有率以下となり、且つ、必要電流量
を満たすことができる配線構造及び配線設計方法を提供
することである。
【０００９】
【課題を解決するための手段】本発明の配線設計方法
は、一定の幅以下に制限された複数の素線により構成さ
れた格子配線の交差部の設計方法であって、一定の幅以
下に制限された複数の素線により構成された第１の格子
配線及び第２の格子配線を仮想的に交差させる工程と、
前記第１の格子配線と前記第２の格子配線との交差部に
おける素線のうち、前記第１の格子配線及び前記第２の
格子配線のうちのいずれか一方の格子配線に属する素線
を位置変更する素線とする工程と、基準位置を決める工
程と、前記位置変更する素線を前記基準位置から離れる
方向に、前記交差部における第１の格子配線及び第２の
格子配線の配線占有率が少なくとも製造プロセス上の制
約から決まる最大配線占有率以下となる位置まで移動さ
せる工程とを有することを特徴とする。
【００１０】本発明の他の配線設計方法は、一定の幅以
下に制限された複数の素線により構成される格子配線の
交差部の設計方法であって、第１の格子配線及び第２の
格子配線を仮想的に交差させる工程と、前記第１の格子
配線及び前記第２の格子配線のうち素線数の少ない格子
配線の素線を外側の素線から順番に他の格子配線の素線
と接続してＬ字形の素線を生成する工程と、前記Ｌ字形
の素線の角部から前記第１の格子配線及び前記第２の格
子配線の中心線に対し垂直に補助配線を生成する工程
と、基準位置を決める工程と、前記補助配線を、前記基
準位置から離れる方向に、製造プロセス上の制約から決
まる最大配線占有率以下となる位置まで移動させる工程
とを有することを特徴とする。
【００１１】本発明の半導体装置は、一定の幅以下に制
限された複数の素線により構成された第１の格子配線
と、一定の幅以下に制限された複数の素線により構成さ
れ、前記第１の格子配線との交差部を有する第２の格子
配線とを有する半導体装置であって、前記交差部におけ
る素線のうち、前記第１の格子配線及び前記第２の格子
配線のうちのいずれか一方の格子配線に属する素線の間
隔は、同一の格子配線に属する前記交差部以外の部分に
おける素線の間隔よりも広いことを特徴とする。
【００１２】本発明においては、第１の格子配線及び第
２の格子配線を仮想的に交差させ、単位面積当たりの配
線占有率が最大配線占有率以下となるように、第１の格
子配線及び第２の格子配線の交差部に配置された素線の
位置をずらしたり、一定の基準に従って交差部及びその
近傍に素線を生成する。
【００１３】すなわち、本発明によれば、第１の格子配
線と第２の格子配線とを他の配線層を使用することなく
一つの配線層内で接続するので、配線設計時の自由度が
高くなる。また、本発明では、格子配線の交差部の素線
を間引くのではないので、一部の素線に過剰に電流が流
れたり、格子配線に流すことができる電流量が制限され
て必要な電流量を流すことができなくなることが防止さ
れ、配線の信頼性を確保することができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。
【００１５】（第１の実施の形態）図１〜図４は本発明
の第１の実施の形態に係る配線設計方法を示す模式図で
ある。また、図５は本実施の形態の配線設計方法を示す
フローチャートである。
【００１６】本実施の形態は、４本の素線１１が相互に
並行してなる格子配線Ａの端部に、５本の素線１２が相
互に並行してなる格子配線Ｂが交差（接続）する部分の
設計に本発明を適用した例を示している。
【００１７】また、格子配線Ａの素線１１及び格子配線
Ｂの素線１２の幅は、いずれも製造プロセス上の制約か
ら決まる最大線幅ａ（例えば、３μｍ）以下に設定され
ている。更に、格子配線Ａ及び格子配線Ｂは、いずれも
単独では単位面積当たりの配線占有率が製造プロセス上
の制約から決まる最大配線占有率ｂ（例えば、８０％）
よりも小さくなるように、各素線１１間の間隔及び各素
線１２間の間隔がそれぞれ設定されている。
【００１８】まず、図１に示すように、仮想的に、格子
配線Ａと格子配線Ｂとを所定の位置で単純に交差させる
（ステップＳ１１）。この状態では、交差部の配線占有
率が最大配線占有率ｂを超えている。
【００１９】次に、交差部における格子配線Ａの素線１
１の長さＷ１（図３参照）と格子配線Ｂの素線１２の長
さＷ２（図４参照）とを比較し（ステップＳ１２）、長
いほうの素線を、位置変更する素線とする（ステップＳ
１３）。ここでは、格子配線Ａの素線１１の長さＷ１の
ほうが格子配線Ｂの素線１２の長さＷ２よりも長いの
で、格子配線Ａの素線１１を位置変更する素線とする。
但し、素線１１のうち位置変更する部分は格子配線Ａ，
Ｂが交差する部分のみである。以下、素線１１のうち位
置変更する部分を素線１１ａという（図３参照）。
【００２０】交差部における格子配線Ａの素線１１の長
さＷ１と格子配線Ｂの素線１２の長さＷ２とが同じ場合
は、任意に選択したいずれか一方の素線、又は両方の素
線を位置変更する素線とすればよい。
【００２１】次に、位置変更するときの基準位置を決め
る。ここでは、図１に示すように、格子配線Ａの中心線
Ｘと格子配線Ｂの中心線Ｙとの交点を基準位置Ｃとする
（ステップＳ１４）。そして、図２に示すように、格子
配線Ａ，Ｂの交差部及びその近傍の単位面積当たりの配
線占有率が最大配線占有率ｂよりも小さくなるまで、素
線１１ａの位置を基準位置Ｃから離れる方向にずらす
（ステップＳ１５）。このとき、素線１１ａは格子配線
Ｂの中心線Ｙに沿ってずらし、素線１１ａが格子配線
Ａ，Ｂの縁から外に出ないようにする。このようにし
て、格子配線Ａ，Ｂの交差部における配線の設計が完了
する。図６に、本実施の形態により設計した半導体装置
の格子配線の交差部の配線構造を示す。
【００２２】本実施の形態によれば、格子配線Ａと格子
配線Ｂとを一つの配線層内で接続するので、これらの格
子配線Ａ，Ｂの接続のために他の配線層まで使用して配
線設計時の自由度を下げてしまうことがない。また、最
大配線占有率を満たすように交差部の素線１１ａの位置
を決めるので、製造プロセス上の不具合も発生しない。
更に、本実施の形態では交差部の素線１１ａの位置をず
らすだけであり、素線を間引きしないので、一部の素線
に過剰に電流が流れたり、格子配線に流すことができる
電流量が制限されて必要な電流量を流すことができなく
なることが防止され、配線の信頼性を確保することがで
きる。
【００２３】（第１の実施の形態の変形例）上記の例で
は格子配線Ａの端部が格子配線Ｂに接続する三差路の場
合について説明したが、四差路（クロスした配線）の場
合にも適用できる。
【００２４】図７，図８はクロスした格子配線Ａと格子
配線Ｂとの交差部における配線設計方法を示す例であ
る。格子配線Ａは相互に並行する４本の素線１１により
構成され、格子配線Ｂは相互に並行する５本の素線１２
により構成される。以下、図５のフローチャートを参照
して説明する。
【００２５】まず、図７に示すように、仮想的に、格子
配線Ａと格子配線Ｂとを所定の位置で単純に交差させる
（ステップＳ１１）。この状態では、交差部の配線占有
率が最大配線占有率ｂを超えている。
【００２６】次に、交差部における格子配線Ａの素線１
１の長さと格子配線Ｂの素線１２の長さとを比較し（ス
テップＳ１２）、長いほうの素線を、位置変更する素線
とする（ステップＳ１３）。この例では、格子配線Ａの
素線１１を位置変更する素線とする。但し、素線１１の
うち位置変更するのは格子配線Ａと格子配線Ｂとが交差
する部分のみである。以下、素線１１のうち位置変更す
る部分を素線１１ａという。
【００２７】次に、位置変更するときの基準位置を決め
る。ここでは、格子配線Ａの中心線Ｘと格子配線Ｂの中
心線Ｙとが交差する位置を基準位置Ｃとする（ステップ
Ｓ１４）。そして、図７に示すように、格子配線Ａ，Ｂ
の交差部及びその近傍の単位面積当たりの配線占有率が
最大配線占有率ｂよりも小さくなるまで、素線１１ａの
位置を基準位置Ｃから離れる方向にずらす（ステップＳ
１５）。このとき、素線１１ａは格子配線Ｂの中心線Ｙ
に沿ってずらし、素線１１ａが格子配線Ａ，Ｂの縁から
外に出ないようにする。このようにして、格子配線Ａと
格子配線Ｂとの交差部における配線の設計が完了する。
図９に、本実施の形態により設計した半導体装置の格子
配線の交差部の配線構造を示す。
【００２８】（第２の実施の形態）図１０，図１１は本
発明の第２の実施の形態に係る配線設計方法を示す模式
図である。また、図１２は本実施の形態の配線設計方法
を示すフローチャートである。
【００２９】本実施の形態は、４本の素線２１により構
成される格子配線Ａの端部に、３本の素線２２により構
成される格子配線Ｂが交差（接続）する部分の設計に本
発明を適用した例を示している。
【００３０】また、本実施の形態においても、格子配線
Ａの素線２１の幅及び格子配線Ｂの素線２２の幅は、い
ずれも製造プロセス上の制約から決まる最大線幅ａ（例
えば、３μｍ）以下に設定されている。更に、格子配線
Ａ，Ｂは、いずれも単独では単位面積当たりの配線占有
率が製造プロセス上の制約から決まる最大配線占有率ｂ
（例えば、８０％）よりも小さくなるように、各素線２
１の間の間隔及び各素線２２の間隔がそれぞれ設定され
ている。
【００３１】まず、図１０に示すように、仮想的に、格
子配線Ａと格子配線Ｂとを所定の位置で単純に交差させ
る（ステップＳ２１）。この状態では、交差部の配線占
有率が最大配線占有率ｂを超えている。
【００３２】次に、交差部における格子配線Ａの素線２
１の長さＷ１と格子配線Ｂの素線２２の長さＷ２とを比
較し（ステップＳ２２）、長いほうの素線を位置変更す
る素線とする（ステップＳ２３）。ここでは、格子配線
Ｂの素線２１の長さＷ２のほうが格子配線Ａの素線２１
の長さＷ１よりも長いので、格子配線Ｂの素線２２を位
置変更する素線とする。但し、素線２１のうち位置変更
する部分は格子配線Ａ，Ｂが交差する部分のみである。
以下、素線２２のうち交差部の部分を素線２２ａとい
う。
【００３３】次に、位置変更するときの基準位置を決め
る。ここでは、格子配線Ａの中心線Ｘと格子配線Ｂの中
心線Ｙとの交点を仮の基準位置Ｃとする（ステップＳ２
４）。そして、この仮の基準位置Ｃから離れる方向に、
単位面積当たりの配線占有率が最大配線占有率ｂよりも
小さくなるまで、素線２２ａの位置を格子配線Ａの中心
線Ｘに沿ってずらす（ステップＳ２５）。
【００３４】その後、素線２２ａが格子配線Ａ，Ｂの縁
から外に突出しないか否かを判定する（ステップＳ２
６）。ここで、位置変更した素線が格子配線Ａ及び格子
配線Ｂの縁から外に突出していないときは、第１の実施
の形態のフローと同じになり、交差部の素線の位置を決
定して処理を終了する。しかし、本実施の形態では、素
線２２ａが格子配線Ｂの縁から外に突出してしまうの
で、基準位置を変更する必要がある。
【００３５】この場合、位置を変更すべき３本の素線２
２ａのうち最も外側に配置されている素線２２ａ（Ｃ点
を基準位置としたときに格子配線Ｂの縁から外に突出す
る素線）の位置を基準位置とする（ステップＳ２７）。
そして、図１１に示すように、残りの２本の素線２２ａ
を、基準位置から離れる方向に、単位面積当たりの配線
占有率が最大配線占有率ｂよりも小さくなるまで、格子
配線Ａの中心線Ｘに沿ってずらす（ステップＳ２８）。
このようにして、格子配線Ａ，Ｂの交差部における配線
の設計が完了する。図１３に、本実施の形態により設計
した半導体装置の格子配線の交差部を示す。
【００３６】本実施の形態でも、第１の実施の形態と同
様に、格子配線Ａと格子配線Ｂとを一つの配線層内で接
続するので、他の配線層まで使用して配線設計時の自由
度を下げてしまうことがない。また、最大配線占有率を
満たすように素線の位置を設定するので、製造プロセス
上の不具合も発生しない。更に、素線２２ａの位置をず
らすだけであり、素線を間引きしないので、一部の素線
に過剰に電流が流れたり、格子配線に流すことができる
電流量が制限されて必要な電流量を流すことができなく
なることが防止され、配線の信頼性を確保することがで
きる。
【００３７】第１及び第２の実施の形態では、交差部の
素線のうち、長いほうの素線を位置変更する素線として
いるが、短いほうの素線を位置変更することも可能であ
る。
【００３８】但し、交差部全体の面積を小さくできる
点、交差部にてその経路に折れ曲がりが生じる素線の本
数が少なくなる点、及び設計段階で位置変更する素線の
本数が少なくなり、配線設計が容易になる点などの観点
から、長いほうの素線を位置変更する素線とするほうが
好ましい。
【００３９】（第３の実施の形態）図１４〜図１８は本
発明の第３の実施の形態に係る配線設計方法を示す模式
図である。また、図１９は本実施の形態の配線設計方法
を示すフローチャートである。
【００４０】本実施の形態は、４本の素線３１が相互に
並行してなる格子配線Ａの端部に、５本の素線３２が相
互に並行してなる格子配線Ｂが交差（接続）する場合に
本発明を適用した例を示す。
【００４１】また、格子配線Ａの素線３１及び格子配線
Ｂの素線３２の幅は、いずれも製造プロセス上の制約か
ら決まる最大線幅ａ（例えば、３μｍ）以下に設定され
ている。更に、格子配線Ａ及び格子配線Ｂは、いずれも
単独では、単位面積当たりの配線占有率が製造プロセス
上の制約から決まる最大配線占有率ｂ（例えば、８０
％）よりも小さくなるように、各素線３１間の間隔及び
各素線３２間の間隔がそれぞれ設定されている。
【００４２】まず、図１４に示すように、格子配線Ａと
格子配線Ｂとを仮想的に交差させる（ステップＳ３
１）。
【００４３】次に、素線数の少ない格子配線Ａの外側の
素線３１と格子配線Ｂの外側の素線３２とにより、図１
５に示すようにＬ字形の素線４１ａを生成する。更に、
格子配線Ａの外側から２番目の素線３１と格子配線Ｂの
２番目の素線３２とにより、図１６に示すようにＬ字形
の素線４１ｂを生成する。このようにして、素線数が少
ないほうの格子配線の素線３１を外側のものから順番に
他の格子配線Ｂの素線３２と接続して、Ｌ字形の素線４
１ａ，４１ｂを生成する（ステップＳ３２）。
【００４４】その後、図１６に示すように、格子配線Ａ
の素線３１と接続されない格子配線Ｂの仮想的な素線３
２の位置に、素線４１ｃ〜４１ｅを生成する（ステップ
Ｓ３３）。
【００４５】次に、図１７に示すように、Ｌ字形の素線
４１ａ，４１ｂの角部から中心線Ｘに垂直な方向、中心
線Ｙに垂直な方向にそれぞれ補助素線４３ａ〜４３ｄを
生成する（ステップＳ３４）。
【００４６】このとき、補助配線４３ａ〜４３ｄの始点
はＬ字形の素線４１ａ，４１ｂの角部とし、終点は中心
線Ｘ又は中心線Ｙに対し対称の位置にＬ字形の素線４１
ａ，４１ｂが存在するのならば中心線Ｘ又は中心線Ｙま
でとし、Ｌ字形の素線４１ａ，４１ｂが存在しないなら
ば格子配線Ａ，Ｂの縁までとする。また、補助配線４３
ａ〜４３ｄは、格子配線Ａの中心線Ｘと格子配線Ｂの中
心線Ｙとの交点Ｃから最も近いＬ字形の素線４１ａの角
部から順に生成する。
【００４７】このようにして、補助素線４３ａ〜４３ｄ
を配置した後、図１８に示すように、単位面積当たりの
配線占有率が最大配線占有率ｂよりも小さくなるまで、
補助素線４３ａ〜４３ｄを交点Ｃから離れる方向に、中
心線Ｘ又は中心線Ｙに沿ってずらす（ステップＳ３
５）。これにより、格子配線Ａと格子配線Ｂとの交差部
における配線の設計が完了する。図２０に、本実施の形
態により設計した半導体装置の格子配線の交差部の配線
構造を示す。
【００４８】本実施の形態においても、格子配線Ａと格
子配線Ｂとを一つの配線層内で接続するので、これらの
格子配線Ａ，Ｂの接続のために他の配線層まで使用して
配線設計時の自由度を下げてしまうことがない。また、
最大配線占有率を満たすように交差部の補助素線４３ａ
〜４３ｄの位置を決めるので、製造プロセス上の不具合
も発生しない。更に、本実施の形態では、一部の素線に
過剰に電流が流れたり、格子配線に流すことができる電
流量が制限されて必要な電流量を流すことができなくな
ることが防止され、配線の信頼性を確保することができ
る。
【００４９】上記第３の実施の形態では、格子配線Ａの
端部が格子配線Ｂに接続する三差路の場合について説明
したが、四差路（クロスした配線）の場合にも適用でき
る。図２１に、第３の実施の形態を四差路の場合に適用
して設計した格子配線の交差部を示す。この場合も、図
１９に示すフローチャートに従って格子配線の交差図の
設計を行えばよい。
【００５０】（付記１）一定の幅以下に制限された複数
の素線により構成された格子配線の交差部の設計方法で
あって、一定の幅以下に制限された複数の素線により構
成された第１の格子配線及び第２の格子配線を仮想的に
交差させる工程と、前記第１の格子配線と前記第２の格
子配線との交差部における素線のうち、前記第１の格子
配線及び前記第２の格子配線のうちのいずれか一方の格
子配線に属する素線を位置変更する素線とする工程と、
基準位置を決める工程と、前記位置変更する素線を前記
基準位置から離れる方向に、前記交差部における第１の
格子配線及び第２の格子配線の配線占有率が少なくとも
製造プロセス上の制約から決まる最大配線占有率以下と
なる位置まで移動させる工程とを有することを特徴とす
る配線設計方法。
【００５１】（付記２）前記第１の格子配線と前記第２
の格子配線との前記交差部における素線の長さを比較す
る工程を更に有し、長いほうの素線を前記位置変更する
素線とすることを特徴とする付記１に記載の配線設計方
法。
【００５２】（付記３）前記基準位置を、前記第１の格
子配線の中心線と前記第２の格子配線の中心線との交点
とすることを特徴とする付記１に記載の配線設計方法。
【００５３】（付記４）前記基準位置を、前記交差部の
素線のうち最も外側の素線の位置とすることを特徴とす
る付記１に記載の配線設計方法。
【００５４】（付記５）前記位置変更する素線を、その
素線が属する格子配線と異なるほうの格子配線の中心線
に沿って移動させることを特徴とする付記１に記載の配
線設計方法。
【００５５】（付記６）一定の幅以下に制限された複数
の素線により構成された格子配線の交差部の設計方法で
あって、第１の格子配線及び第２の格子配線を仮想的に
交差させる工程と、前記第１の格子配線及び前記第２の
格子配線のうち素線数の少ない格子配線の素線を外側の
素線から順番に他の格子配線の素線と接続してＬ字形の
素線を生成する工程と、前記Ｌ字形の素線の角部から前
記第１の格子配線及び前記第２の格子配線の中心線に対
し垂直に補助配線を生成する工程と、基準位置を決める
工程と、前記補助配線を、前記基準位置から離れる方向
に、製造プロセス上の制約から決まる最大配線占有率以
下となる位置まで移動させる工程とを有することを特徴
とする配線設計方法。
【００５６】（付記７）前記基準位置を、前記第１の格
子配線の中心線と前記第２の格子配線の中心線との交点
とすることを特徴とする付記６に記載の配線設計方法。
【００５７】（付記８）前記補助配線は、前記基準位置
から近いＬ字形配線の角部から順番に生成することを特
徴とする付記６に記載の配線設計方法。
【００５８】（付記９）一定の幅以下に制限された複数
の素線により構成された第１の格子配線と、一定の幅以
下に制限された複数の素線により構成され、前記第１の
格子配線との交差部を有する第２の格子配線とを有する
半導体装置であって、前記交差部における素線のうち、
前記第１の格子配線及び前記第２の格子配線のうちのい
ずれか一方の格子配線に属する素線の間隔は、同一の格
子配線に属する前記交差部以外の部分における素線の間
隔よりも広いことを特徴とする半導体装置。
【００５９】（付記１０）前記いずれか一方の格子配線
に属する素線は、前記第１の格子配線及び前記第２の格
子配線の前記交差部における素線のうち、長いほうの素
線であることを特徴とする付記９に記載の半導体装置。
【００６０】（付記１１）前記いずれか一方の格子配線
に属する素線は、前記第１の格子配線及び前記第２の格
子配線の前記交差部における素線のうち、本数の少ない
ほうの素線であることを特徴とする付記９に記載の半導
体装置。
【００６１】（付記１２）前記第１の格子配線及び前記
第２の格子配線のうち素線数の少ない一方の格子配線の
素線を外側から順番に他方の格子配線の素線と接続して
形成されたＬ字形素線を更に有することを特徴とする付
記９に記載の半導体装置。
【００６２】（付記１３）前記いずれか一方の格子配線
に属する素線の間隔は、前記交差部における前記第１の
格子配線及び前記第２の格子配線の配線占有率が、少な
くとも製造プロセス上の制約から決まる最大配線占有率
以下になるように決められた間隔であることを特徴とす
る付記９に記載の半導体装置。
【００６３】（付記１４）前記交差部は、前記第１の格
子配線の端部が前記第２の格子配線に接続する三差路を
構成することを特徴とする付記９に記載の半導体装置。
【００６４】（付記１５）前記交差部は、前記第１の格
子配線と前記第２の格子配線とが所定の位置で交差する
四差路を構成することを特徴とする付記９に記載の半導
体装置。
【００６５】（付記１６）前記第１の格子配線及び前記
第２の格子配線は同一の配線層内で接続されたことを特
徴とする付記９に記載の半導体装置。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
第１の格子配線及び第２の格子配線を仮想的に交差さ
せ、単位面積当たりの配線占有率が最大配線占有率以下
となるように、第１の格子配線及び第２の格子配線の交
差部に配置された素線の位置をずらしたり、一定の基準
に従って交差部及びその近傍に素線を生成する。すなわ
ち、本発明によれば、第１の格子配線と第２の格子配線
とを他の配線層を使用することなく一つの配線層内で接
続するので、配線設計時の自由度が高くなる。また、本
発明では、格子配線の交差部の素線を間引くのではない
ので、一部の素線に過剰に電流が流れたり、格子配線に
流すことができる電流量が制限されて必要な電流量を流
すことができなくなることが防止され、配線の信頼性を
確保することができる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態に係る配線
設計方法を示す模式図（その１）である。
【図２】図２は、第１の実施の形態に係る配線設計方法
を示す模式図（その２）である。
【図３】図３は、第１の実施の形態に係る配線設計方法
を示す模式図（その３）である。
【図４】図４は、第１の実施の形態に係る配線設計方法
を示す模式図（その４）である。
【図５】図５は、第１の実施の形態の配線設計方法を示
すフローチャートである。
【図６】図６は、第１の実施の形態により設計した格子
配線の交差部を示す図である。
【図７】図７は、第１の実施の形態の変形例に係る配線
設計方法を示す模式図（その１）である。
【図８】図８は、第１の実施の形態の変形例に係る配線
設計方法を示す模式図（その２）である。
【図９】図９は、第１の実施の形態の変形例により設計
した格子配線の交差部を示す図である。
【図１０】図１０は、本発明の第２の実施の形態に係る
配線設計方法を示す模式図（その１）である。
【図１１】図１１は、第２の実施の形態に係る配線設計
方法を示す模式図（その２）である。
【図１２】図１２は、第２の実施の形態の配線設計方法
を示すフローチャートである。
【図１３】図１３は、第２の実施の形態により設計した
格子配線の交差部を示す図である。
【図１４】図１４は、本発明の第３の実施の形態に係る
配線設計方法を示す模式図（その１）である。
【図１５】図１５は、第３の実施の形態に係る配線設計
方法を示す模式図（その２）である。
【図１６】図１６は、第３の実施の形態に係る配線設計
方法を示す模式図（その３）である。
【図１７】図１７は、第３の実施の形態に係る配線設計
方法を示す模式図（その４）である。
【図１８】図１８は、第３の実施の形態に係る配線設計
方法を示す模式図（その５）である。
【図１９】図１９は、第３の実施の形態の配線設計方法
を示すフローチャートである。
【図２０】図２０は、第３の実施の形態により設計した
格子配線の交差部を示す図である。
【図２１】図２１は、第３の実施の形態を四差路の場合
に適用して設計した格子配線の交差部を示す図である。
【図２２】図２２は、幅広の配線を、最大線幅よりも狭
い複数の配線に分割した例を示す模式図である。
【図２３】図２３は、２つの格子配線を単純に交差させ
た例を示す模式図である。
【図２４】図２４は、２つの格子配線の交差部の素線を
間引いたときの例を示す模式図である。
【図２５】図２５は、２つの格子配線を、他の配線層に
形成した接続用配線及びコンタクトホールを用いて接続
したときの例を示す模式図である。
【符号の説明】
Ａ，Ｂ…格子配線、 １１，１２，２１，２２，３１，３２，５１，５２…素
線、 １１ａ，２２ａ…素線（素線のうち位置変更する部
分）、 ４１ａ，４１ｂ…Ｌ字形の素線、 ４３ａ〜４３ｄ…補助素線、 ５３…接続用配線、 ５４…コンタクトホール。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 一定の幅以下に制限された複数の素線に
    より構成された格子配線の交差部の設計方法であって、 一定の幅以下に制限された複数の素線により構成された
    第１の格子配線及び第２の格子配線を仮想的に交差させ
    る工程と、 前記第１の格子配線と前記第２の格子配線との交差部に
    おける素線のうち、前記第１の格子配線及び前記第２の
    格子配線のうちのいずれか一方の格子配線に属する素線
    を位置変更する素線とする工程と、 基準位置を決める工程と、 前記位置変更する素線を前記基準位置から離れる方向
    に、前記交差部における第１の格子配線及び第２の格子
    配線の配線占有率が少なくとも製造プロセス上の制約か
    ら決まる最大配線占有率以下となる位置まで移動させる
    工程とを有することを特徴とする配線設計方法。
  2. 【請求項２】 前記第１の格子配線と前記第２の格子配
    線との前記交差部における素線の長さを比較する工程を
    更に有し、長いほうの素線を前記位置変更する素線とす
    ることを特徴とする請求項１に記載の配線設計方法。
  3. 【請求項３】 前記基準位置を、前記第１の格子配線の
    中心線と前記第２の格子配線の中心線との交点とするこ
    とを特徴とする請求項１に記載の配線設計方法。
  4. 【請求項４】 前記基準位置を、前記交差部の素線のう
    ち最も外側の素線の位置とすることを特徴とする請求項
    １に記載の配線設計方法。
  5. 【請求項５】 一定の幅以下に制限された複数の素線に
    より構成される格子配線の交差部の設計方法であって、 第１の格子配線及び第２の格子配線を仮想的に交差させ
    る工程と、 前記第１の格子配線及び前記第２の格子配線のうち素線
    数の少ない格子配線の素線を外側の素線から順番に他の
    格子配線の素線と接続してＬ字形の素線を生成する工程
    と、 前記Ｌ字形の素線の角部から前記第１の格子配線及び前
    記第２の格子配線の中心線に対し垂直に補助配線を生成
    する工程と、 基準位置を決める工程と、 前記補助配線を、前記基準位置から離れる方向に、製造
    プロセス上の制約から決まる最大配線占有率以下となる
    位置まで移動させる工程とを有することを特徴とする配
    線設計方法。
  6. 【請求項６】 一定の幅以下に制限された複数の素線に
    より構成された第１の格子配線と、 一定の幅以下に制限された複数の素線により構成され、
    前記第１の格子配線との交差部を有する第２の格子配線
    とを有する半導体装置であって、 前記交差部における素線のうち、前記第１の格子配線及
    び前記第２の格子配線のうちのいずれか一方の格子配線
    に属する素線の間隔は、同一の格子配線に属する前記交
    差部以外の部分における素線の間隔よりも広いことを特
    徴とする半導体装置。
  7. 【請求項７】 前記いずれか一方の格子配線に属する素
    線は、前記第１の格子配線及び前記第２の格子配線の前
    記交差部における素線のうち、長いほうの素線であるこ
    とを特徴とする請求項６に記載の半導体装置。
  8. 【請求項８】 前記いずれか一方の格子配線に属する素
    線は、前記第１の格子配線及び前記第２の格子配線の前
    記交差部における素線のうち、本数の少ないほうの素線
    であることを特徴とする請求項６に記載の半導体装置。
  9. 【請求項９】 前記第１の格子配線及び前記第２の格子
    配線のうち素線数の少ない一方の格子配線の素線を外側
    から順番に他方の格子配線の素線と接続して形成された
    Ｌ字形素線を更に有することを特徴とする請求項６に記
    載の半導体装置。
  10. 【請求項１０】 前記いずれか一方の格子配線に属する
    素線の間隔は、前記交差部における前記第１の格子配線
    及び前記第２の格子配線の配線占有率が、少なくとも製
    造プロセス上の制約から決まる最大配線占有率以下にな
    るように決められた間隔であることを特徴とする請求項
    ６に記載の半導体装置。
JP2001269205A 2001-09-05 2001-09-05 半導体装置 Expired - Fee Related JP4515003B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001269205A JP4515003B2 (ja) 2001-09-05 2001-09-05 半導体装置
EP02251874A EP1291792A3 (en) 2001-09-05 2002-03-15 Wiring designing method
US10/097,728 US6745378B2 (en) 2001-09-05 2002-03-15 Wiring designing method
TW091105101A TW569362B (en) 2001-09-05 2002-03-18 Wiring designing method and semiconductor device
KR1020020018041A KR100718173B1 (ko) 2001-09-05 2002-04-02 배선 설계 방법
CNB021057540A CN1198330C (zh) 2001-09-05 2002-04-16 布线设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001269205A JP4515003B2 (ja) 2001-09-05 2001-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2003076735A true JP2003076735A (ja) 2003-03-14
JP4515003B2 JP4515003B2 (ja) 2010-07-28

Family

ID=19095066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001269205A Expired - Fee Related JP4515003B2 (ja) 2001-09-05 2001-09-05 半導体装置

Country Status (6)

Country Link
US (1) US6745378B2 (ja)
EP (1) EP1291792A3 (ja)
JP (1) JP4515003B2 (ja)
KR (1) KR100718173B1 (ja)
CN (1) CN1198330C (ja)
TW (1) TW569362B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339826A (zh) * 2011-11-01 2012-02-01 杭州矽力杰半导体技术有限公司 一种器件匹配的集成电路及其设计方法
CN114388450A (zh) * 2022-03-24 2022-04-22 上海燧原科技有限公司 一种集成电路器件结构和集成芯片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818996B2 (en) * 2002-12-20 2004-11-16 Lsi Logic Corporation Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps
WO2005048314A2 (en) * 2003-11-12 2005-05-26 Silicon Pipe, Inc. Tapered dielectric and conductor structures and applications thereof
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US8990756B2 (en) * 2012-11-22 2015-03-24 Synopsys Taiwan Co., LTD. Gateway model routing with slits on wires
KR102000622B1 (ko) 2013-01-17 2019-07-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268072A (ja) * 1999-03-17 2000-09-29 Nec Corp 半導体装置、該半導体装置の自動配線方法及び自動配線プログラムを記録した記録媒体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
JP4228418B2 (ja) 1998-07-30 2009-02-25 沖電気工業株式会社 半導体装置
US6239023B1 (en) * 1999-05-27 2001-05-29 Taiwan Semiconductor Manufacturing Company Method to reduce the damages of copper lines
US6202191B1 (en) * 1999-06-15 2001-03-13 International Business Machines Corporation Electromigration resistant power distribution network
US6448173B1 (en) * 2000-06-07 2002-09-10 International Business Machines Corporation Aluminum-based metallization exhibiting reduced electromigration and method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268072A (ja) * 1999-03-17 2000-09-29 Nec Corp 半導体装置、該半導体装置の自動配線方法及び自動配線プログラムを記録した記録媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339826A (zh) * 2011-11-01 2012-02-01 杭州矽力杰半导体技术有限公司 一种器件匹配的集成电路及其设计方法
CN102339826B (zh) * 2011-11-01 2013-01-16 矽力杰半导体技术(杭州)有限公司 一种器件匹配的集成电路及其设计方法
CN114388450A (zh) * 2022-03-24 2022-04-22 上海燧原科技有限公司 一种集成电路器件结构和集成芯片

Also Published As

Publication number Publication date
US6745378B2 (en) 2004-06-01
KR100718173B1 (ko) 2007-05-15
JP4515003B2 (ja) 2010-07-28
EP1291792A3 (en) 2006-01-25
EP1291792A2 (en) 2003-03-12
TW569362B (en) 2004-01-01
US20030046647A1 (en) 2003-03-06
KR20030021115A (ko) 2003-03-12
CN1404133A (zh) 2003-03-19
CN1198330C (zh) 2005-04-20

Similar Documents

Publication Publication Date Title
JP4786836B2 (ja) 配線接続部設計方法及び半導体装置
US4782193A (en) Polygonal wiring for improved package performance
US6202191B1 (en) Electromigration resistant power distribution network
US8006205B2 (en) Semiconductor device layout method, a computer program, and a semiconductor device manufacture method
JP2002149739A (ja) 半導体回路の寄生素子抽出装置及び寄生素子抽出方法
US6111310A (en) Radially-increasing core power bus grid architecture
JP2003076735A (ja) 配線設計方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JPH01100947A (ja) スルーホール構造
JP2005259968A (ja) 半導体装置
JP4535311B2 (ja) 半導体装置の配線構造
JP2004303768A (ja) 半導体装置及びパターン発生方法
JP2001156069A (ja) 半導体装置
JPH11220020A (ja) 多層配線構造体および半導体集積回路装置
KR100937648B1 (ko) 반도체 인덕터 및 이의 제조 방법
JPS63301544A (ja) スタンダ−ドセル方式の半導体集積回路
JP3088663B2 (ja) 多層配線の自動配線方法
JP2877003B2 (ja) 自動配線経路決定方法
KR100900242B1 (ko) 금속 배선 구조
JPH10125775A (ja) 多層配線半導体集積回路の層間接続装置
JP2972713B2 (ja) 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体
JPH0964190A (ja) エンベデッドアレイ方式ｌｓｉのマクロ自動配線方法
JPS6016444A (ja) ビルデイングブロツク方式大規模集積回路装置の製造方法
JP2000268072A (ja) 半導体装置、該半導体装置の自動配線方法及び自動配線プログラムを記録した記録媒体
JPS6064448A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees