JPS6016132Y2 - 同期信号抽出回路 - Google Patents

Description

【考案の詳細な説明】 本考案は雑音を含むパルス信号列から所定の同期信号を
抽出する同期信号抽出回路の改良に関する。

従来、雑音を含むパルス信号列から所定の同期信号を抽
出するのに、その同期信号の周期長に相当する遅延時間
を有するシフトレジスタを備え、入力信号を順次このシ
フトレジスタに供給し、その出力を帰還させ再びそのシ
フトレジスタを通過させる方法がある。

この従来の方法ではシフトレジスタの遅延時間に相当し
た繰返し周期を有する同期信号は、順次そのシフトレジ
スタを循環させるにつれその振幅レベルは上昇し、同期
しない雑音信号は上昇しないことから入力パルス信号列
から所定の同期信号のみを抽出することが可能である。

しかしながら、このような従来の方法では真の同期信号
を得るまでには複数回循環させる必要があることから、
真の同期信号を得るまでには相当の時間経過を要腰しか
もその間、雑音信号が出力信号中に混在する。

またこの従来の方法では振幅レベルの大きい雑音が入っ
た場合には擬似同期信号として導出される恐れがあり真
正の同期信号を得ることは困難であった。

そこで本考案は上記のような実情に鑑みてなされたもの
で、雑音信号に含まれるパルス同期信号を有効に抽出し
得る同期信号抽出回路を提供することにある。

以下、第１図ないし第３図を参照して本考案による同期
信号抽出回路の一実施例を詳細に説明する。

第１図は本考案による同期信号抽出回路の一実施例を示
す構成略図である。

即ち、抽出すべき同期信号を含む入力信号は入力端子１
から供給される。

入力信号は分岐され、一方は入力ゲート回路２に供給さ
れ、他方はアンドゲート３に供給される。

入力ゲート回路２は入力信号に含まれる雑音を除去する
ために初期の同期信号が得られた後の入力信号の通温を
遮断するよう動作する。

入力ゲート回路２からの出力信号はシフトレジスタ部４
に供給される。

シフトレジスタ部４は抽出すべき所定の同期信号の繰返
し周期Ｔの遅延回路を構成するもので多段シフトレジス
タにより構成される。

シフトレジスタ部４の出力は前記アンドゲート３に供給
され、前記入力信号と一致がとられたときはじめて出力
端子５に同期信号を供給する。

またアンドゲート３の出力は制御回路６に供給され、制
御回路６からは前記入力ゲート回路２の動作を制御する
制御信号を導出する。

一方、所定の入力同期信号よりも繰返し周期の早いクロ
ック信号と同期信号の繰返し周期と同じ周期のパルス信
号とを基準信号発生器７にて導出し、この発生器７から
の各信号を前記シフトレジスタ部４および制御回路６に
それぞれ供給し、各部の動作タイミングを決めるよう構
成する。

第１図に示す構成の同期信号抽出回路の動作を、詳細回
路を示した第２図並びにタイミングチャートを示す第３
図をそれぞれ参照して詳細に説明する。

即ち、第２図に示す入力端子１からは第３図ｇに示すよ
うな入力信号が供給される。

第３図ｇに示す入力信号は抽出を希望する同期信号Ｓ□
、Ｓ２・・・Ｓ５をそれぞれ周期Ｔをなす信号として示
し、それらの同期信号間に任意のタイミングで雑音信号
ｎ□９ｎ２？ ”３＊ ｎ４が存在する波形を示す。

さて、入力端子１からの入力信号は入力ゲート回路２の
アンドゲート２１に供給される。

アンドゲート２１の他方の入力端子には制御回路６から
正信号が導入されており、入力信号はアンドゲート２１
を通すオアゲート２２に供給される。

オアゲート２２を通過した入力信号はシフトレジスタ部
４の入力端■に順次供給される。

シフトレジスタ部４の入力端■に導入された入力信号は
基準信号発生器７からのクロック信号によって順次シフ
トされ、丁度Ｔ周期に相当するシフトを受けた後、入力
端Ｐからは、まず第３図すに示すような信号Ｓ□′が導
出される。

この入力端Ｐからの信号Ｓ□′はアン下ゲート３に供給
される。

そこでアンドゲート３では入力信号の順序に従って、ま
ずシフトレジスタ部４出力端Ｐから導出された信号Ｓ□
′が入力端子１からの次の同期信号Ｓ２と一致がとられ
、出力端子５に第３図Ｃに示すような出力信号Ｓ２′が
得られる。

アンドゲート３の出力信号は分岐され制御回路６にも供
給され、第１のフリップフロップ６１のリセット端子Ｒ
および第２のフリップフロップ６２のセット端子Ｓに供
給される。

このアンドゲート３の出力信号は第１のフリップフロッ
プ６１の正出力端Ｑの信号を第３図ｄに示すようにリセ
ットし、入力ゲート回路２のアンドゲート２１を閉じる
。

また同じくアンドゲート３の出力信号は入力ゲート回路
２のオアゲート２２に供給され、オアゲート２２から更
にシフトレジスタ部４に供給される。

他方、基準信号発生器７からは、第３図ｅに示すような
入力同期信号Ｓ□、Ｓ２・・・Ｓ５と同じ周期の信号を
導出し、制御回路６の第２のフリップフロップ６２のリ
セット端子Ｒ並びにアンドゲート６３に供給されている
。

そこで、第２のフリップフロップ６２の負出力端子Ｑか
らは、アンドゲート３からの出力信号によってセットさ
れるまでの間、基準信号発生器７からの信号に１によっ
てリセットされ続け、その間、第３図ｆに示すように正
電位に保たれ続いている。

その間アンドゲート６３からは第３図ｇに示すように信
号に１に対応するパルス信号に、′が導出し、第１のフ
リップフロップ６１のセット端子Ｓを駆動している。

次に第２のフリップフロップ６２は前述のようにアンド
ゲート３からの出力８１′によってセットされるので、
出力端Ｑは第３図ｆに示すように零電位に落ちる。

しかし、基準信号発生器７からの次のリセット信号に２
によって再び正電位に復帰する。

さて、入力ゲート回路２のアンドゲート２１はアンドゲ
ート３出力Ｓ２′によって遮断された入力信号は遮断状
態にあるが、出力。

′はオアゲート２２を介してシフトレジスタ部４から導
出される。

従ってその時のシフトレジスタ部４の出力は第３図すの
信号Ｓ２′として表わすことができる。

このシフトレジスタ部４の出力。

′（第３図すに示す）と入力端子１からの入力信号中の
同期信号Ｓ３はアンドゲート３で一致がとられ第３図Ｃ
に示すように信号Ｓ３′が得られる。

この間、入力ゲート回路２のアンドゲート２１は、第１
のフリップフロップ６１の正出力端Ｑが零電位に保持さ
れ続けるから、遮断状態を保ち、途中の雑音信号）等は
完全に除去される。

またアンドゲート３の出力信号８３′が第２のフリップ
フロップ６２のセット端子Ｓに供給される結果、その負
出力端Ｑは零電圧となる（第３図ｆ参照）。

以後、入力信号中に同期信号Ｓ４．Ｓ、と継続する限り
、出力端子５には途中の雑音信号ｎ：Ｄ ｎ４等を除去
した信号Ｓ４’９ Ｓ５’が得られる。

もし、入力信号中に同期信号ちに継続する同期信号が存
在しない場合には、アンドゲート３において同期信号ち
′に一致するものが得られず出力は得られない。

従ってこのときには、制御回路６の第２のフリップフロ
ップ６２の負出力端Ｑは反転せず正電位を保持する。

従ってその後の基準信号発生器７からのパルス信号に６
がアンドゲート６３を介して導出され、第１のフリップ
フロップ６１をセットするので第１のフリップフロップ
６１の正出力端Ｑは正電位に反転する。

この結果入力ゲート回路２のアンドゲート２１は最初の
入力信号待ち受は状態に復帰される。

本考案による同期信号抽出回路は以上のように構成され
たので、従来回路と比較し、最初の同期信号を確実に抽
出し以後の雑音信号を完全に遮断し得るようになった。

しかも、一旦同期信号が止絶えても回路は自動的にもと
の状態に復帰し、以後再び同期信号のみを忠実に抽出し
得る等実用上の利益は大きい。

【図面の簡単な説明】

第１図は本考案による同期信号抽出回路の一実施例を示
す構成略図、第２図は第１図に示す実施例の詳細回路図
、第３図は第２図に示す回路の動作を説明するためのタ
イミング波形図である。 ２：入力ゲート回路、３：アンドゲート、４：シフトレ
ジスタ部、６：制御回路、７：基準信号発生器。

Claims (1)

【実用新案登録請求の範囲】
1. 所定の同期信号を含むパルス状の入力信号を導入する入
   力ゲート回路と、この回路に接続されたシフトレジスタ
   部と、このシフトレジスタ部からの信号と前記入力信号
   とを導入するアンドゲートと、前記同期信号の周期とは
   繰り返し周期の略等しいパルス信号を導出する基準信号
   発生器と、この基準信号発生器で導出される前記パルス
   信号が供給されるとともに前記アンドゲートに接続され
   、前記アンドゲートからの出力が有る場合には前記入力
   ゲート回路を入力信号遮断状態にするとともに前記アン
   ドゲートからの出力を前記シフトレジスタ部に供給し、
   前記アンドゲートからの出力が無い場合には前記入力ゲ
   ート回路を入力信号待ち受は状態になるように制御する
   制御回路とを具備する同期信号抽出回路。