JPS62124472A - パタ−ン信号発生装置 - Google Patents
パタ−ン信号発生装置Info
- Publication number
- JPS62124472A JPS62124472A JP60264680A JP26468085A JPS62124472A JP S62124472 A JPS62124472 A JP S62124472A JP 60264680 A JP60264680 A JP 60264680A JP 26468085 A JP26468085 A JP 26468085A JP S62124472 A JPS62124472 A JP S62124472A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- cycle
- clock
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体試験装置などに用いるパターン信号発生
装置に関する。
装置に関する。
例えば半導体論理素子やメモリ素子などの機能を試験す
る半導体試験装置において、被試験半導体素子にテスト
パターン信号を与える場合に用いる・やターン信号発生
装置の波形生成回路は、従来第３図に示すような回路が
用いられていた。この回路の構成は、各サイクルの原パ
ターン信号ＰＡＴＯを、サイクルの始まり時に発生され
るクロックＴｏでセットするための７リツプフロツプ１
と、同フリップフロップの正極性出力Ｑの４３号ＰＡＴ
と負極性出力Ｑの信号ＦＡＴに、それぞれタイミング信
号ＴＧと論理積をとるためのアンド回路２，３と、同ア
ンド回路の出力ＳＥＴ、ＲＥＳＥＴ 信号でセットまた
はリセットするフリップフロップ４とにより構成されて
いる。
る半導体試験装置において、被試験半導体素子にテスト
パターン信号を与える場合に用いる・やターン信号発生
装置の波形生成回路は、従来第３図に示すような回路が
用いられていた。この回路の構成は、各サイクルの原パ
ターン信号ＰＡＴＯを、サイクルの始まり時に発生され
るクロックＴｏでセットするための７リツプフロツプ１
と、同フリップフロップの正極性出力Ｑの４３号ＰＡＴ
と負極性出力Ｑの信号ＦＡＴに、それぞれタイミング信
号ＴＧと論理積をとるためのアンド回路２，３と、同ア
ンド回路の出力ＳＥＴ、ＲＥＳＥＴ 信号でセットまた
はリセットするフリップフロップ４とにより構成されて
いる。
第４り１にこの回路動作のタイミングチャートを示す。
即ち原パターン信号ＰＡＴＯを、サイクルの始まりを示
すクロックＴｏのタイミングでセットされたパターン信
号ＰＡＴ及びＰＡＴを得る。このＦＡＴあるいはＦＡＴ
と任意のタイミングで発生されるタイミング信号ＴＧと
の論理積であるＳＥＴ、ＲＥ Ｓ ＥＴ傷信号より、フ
リップフロップ４をセット、リセットして任意の位相タ
イミングをもつ信号０１ＴＴを得る。
すクロックＴｏのタイミングでセットされたパターン信
号ＰＡＴ及びＰＡＴを得る。このＦＡＴあるいはＦＡＴ
と任意のタイミングで発生されるタイミング信号ＴＧと
の論理積であるＳＥＴ、ＲＥ Ｓ ＥＴ傷信号より、フ
リップフロップ４をセット、リセットして任意の位相タ
イミングをもつ信号０１ＴＴを得る。
この回路において成るサイクルとその前のすイクルでは
、原・ぞターン信号ＰＡＴＯが異なった場合に、タイミ
ング信号ＴＧをクロックＴｏの直後または同時に発生す
るとき、（即ちタイミング設定がそのサイクルの始めに
あるとき）フリップフロップ１の動作遅れによって、前
のサイクルの状態のＡターン信号ＰＡＴあるいはＦＡＴ
とそのサイクルのタイミング信号ＴＧとのアンドが、ア
ンド回路２，３によりＳＥＴ 、 ＲＥＳＥＴ信号を出
す場合があり、このときフリップフロラ７４から、設定
とは異なった信号ＯＵＴを出力することになる。同様の
ことはクロックＴＯが早めの場合、タイミング信号ＴＧ
をサイクルの最後の方で設定したときも起こる。このた
めタイミング信号ＴＧとクロック信号Ｔｏのタイミング
関係を正確に合わせる必要があり、場合によっては設定
できないタイミングが出てしまう欠卓があった。
、原・ぞターン信号ＰＡＴＯが異なった場合に、タイミ
ング信号ＴＧをクロックＴｏの直後または同時に発生す
るとき、（即ちタイミング設定がそのサイクルの始めに
あるとき）フリップフロップ１の動作遅れによって、前
のサイクルの状態のＡターン信号ＰＡＴあるいはＦＡＴ
とそのサイクルのタイミング信号ＴＧとのアンドが、ア
ンド回路２，３によりＳＥＴ 、 ＲＥＳＥＴ信号を出
す場合があり、このときフリップフロラ７４から、設定
とは異なった信号ＯＵＴを出力することになる。同様の
ことはクロックＴＯが早めの場合、タイミング信号ＴＧ
をサイクルの最後の方で設定したときも起こる。このた
めタイミング信号ＴＧとクロック信号Ｔｏのタイミング
関係を正確に合わせる必要があり、場合によっては設定
できないタイミングが出てしまう欠卓があった。
本発明は上記実情に鑑みてなされたもので、タイミング
信号ＴＧがサイクルの最初から最後まで設定することが
可能となり、まｔ従来に比べてタイミング信号ＴＧとク
ロック信号Ｔｏのタイミングを厳密に合わせる必要がな
くなるノセターン信号発生装置を提供しようとするもの
である。
信号ＴＧがサイクルの最初から最後まで設定することが
可能となり、まｔ従来に比べてタイミング信号ＴＧとク
ロック信号Ｔｏのタイミングを厳密に合わせる必要がな
くなるノセターン信号発生装置を提供しようとするもの
である。
タイミング信号ＴＧがサイクルの始めに出るのか最後に
出るのかは、タイミング信号発生回路から知ることがで
きる。またタイミング信号発生回路自体の制約から、サ
イクルの最後にタイミング信号を出してすぐ次のサイク
ルの、１５初にタイミング信号を発生することはないの
で、タイミング信号発生回路からそのサイクルのタイミ
ング信号があるタイミングｄより早いか否かの信号をも
らって、パターンを切り換えるタイミングを変化させ、
前記従来の問題を解決するようにしたものである。
出るのかは、タイミング信号発生回路から知ることがで
きる。またタイミング信号発生回路自体の制約から、サ
イクルの最後にタイミング信号を出してすぐ次のサイク
ルの、１５初にタイミング信号を発生することはないの
で、タイミング信号発生回路からそのサイクルのタイミ
ング信号があるタイミングｄより早いか否かの信号をも
らって、パターンを切り換えるタイミングを変化させ、
前記従来の問題を解決するようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、これは第３図のものと
対応させた場合の例であるから、対応する個所には同一
符号を用いる。第１図中１１はサイクル分離信号ＴＯか
らタイミング信号ＴＧの発生をプログラムするタイミン
グ信号発生回路、１２は遅らせたサイクル分離信号をつ
くるディレーライン、１３は２つのサイクル分離信号を
切り換え信号ＬＴｄにより切り換えるマルチプレクサ、
１は原／ＩＰターン信号ＰＡＴＯをサイクル分離信号に
同期して切り換えるＤ型フリップフロップ、２はタイミ
ング信号ＴＧとパターン信号ＦＡＴのアンドを取って立
ち上がりのタイミングをつくるゲート、３はタイミング
信号ＴＧとノにターン信号ＰＡＴのアンドを取って立ち
下がりのタイミングをつくるケ０−ト、４はｒ−ト、？
、Ｊの出力からパターン信号波形ＯＵＴを生成するＳＲ
フリップフロップである。
図は同実施例の回路図であるが、これは第３図のものと
対応させた場合の例であるから、対応する個所には同一
符号を用いる。第１図中１１はサイクル分離信号ＴＯか
らタイミング信号ＴＧの発生をプログラムするタイミン
グ信号発生回路、１２は遅らせたサイクル分離信号をつ
くるディレーライン、１３は２つのサイクル分離信号を
切り換え信号ＬＴｄにより切り換えるマルチプレクサ、
１は原／ＩＰターン信号ＰＡＴＯをサイクル分離信号に
同期して切り換えるＤ型フリップフロップ、２はタイミ
ング信号ＴＧとパターン信号ＦＡＴのアンドを取って立
ち上がりのタイミングをつくるゲート、３はタイミング
信号ＴＧとノにターン信号ＰＡＴのアンドを取って立ち
下がりのタイミングをつくるケ０−ト、４はｒ−ト、？
、Ｊの出力からパターン信号波形ＯＵＴを生成するＳＲ
フリップフロップである。
第１図の回路は、タイミング信号発生回路１１が発生で
きるタイミング信号ＴＧ間の最小間隔をＤｍ、ｎ〔ｓ〕
とするとき、ｄ≦Ｄｍ＋ ｎの条件で時間ｄを決め、設
定タイミングｔｇ ［ａ ］がそのサイクルの最初から
ｄ［ｓ］未満のときに“１″となる切り換え信号ＬＴｄ
をタイミング信号発生回路ＩＩから出力するようにする
。この信号ＬＴｄとクロックＴｏのタイミングから、正
しい出カバターン信号ＯＵＴがつくれるようにする。第
２図にその一例を示す。
きるタイミング信号ＴＧ間の最小間隔をＤｍ、ｎ〔ｓ〕
とするとき、ｄ≦Ｄｍ＋ ｎの条件で時間ｄを決め、設
定タイミングｔｇ ［ａ ］がそのサイクルの最初から
ｄ［ｓ］未満のときに“１″となる切り換え信号ＬＴｄ
をタイミング信号発生回路ＩＩから出力するようにする
。この信号ＬＴｄとクロックＴｏのタイミングから、正
しい出カバターン信号ＯＵＴがつくれるようにする。第
２図にその一例を示す。
即ちＮサイクルでは、タイミング信号ＴＧはクロックＴ
ｏのタイミングの近傍である。このとき信号ＬＴｄはｔ
ｇ＜ｄであるので信号ＬＴｄは１”となり、マルチプレ
クサ１３ではクロックＴ。
ｏのタイミングの近傍である。このとき信号ＬＴｄはｔ
ｇ＜ｄであるので信号ＬＴｄは１”となり、マルチプレ
クサ１３ではクロックＴ。
とほとんど同じタイミングの信号ＴＣが選択される。こ
のタイミングの信号ＴＣで７リツプフロツプ１がセット
され、信号ＦＡＴ、ＦＡＴはタイミング信号ＴＧと正し
くアンドをとることができる。
のタイミングの信号ＴＣで７リツプフロツプ１がセット
され、信号ＦＡＴ、ＦＡＴはタイミング信号ＴＧと正し
くアンドをとることができる。
アンド回路２の出力ＳＥＴによりフリップフロップ４を
セットし、信号ＯＵＴを出力する。
セットし、信号ＯＵＴを出力する。
Ｎ＋１サイクルでは、タイミング信号ＴＧはそのサイク
ルの最大値即ち次のサイクルＮ＋２のクロックＴｏと同
じタイミングに設定されている。このときＮ＋２サイク
ルでは、ｔｇ＞ｄにより信号ＬＴｄは０ｍとなり、マル
チプレクサ１３はディレーライン１２によりクロックＴ
。
ルの最大値即ち次のサイクルＮ＋２のクロックＴｏと同
じタイミングに設定されている。このときＮ＋２サイク
ルでは、ｔｇ＞ｄにより信号ＬＴｄは０ｍとなり、マル
チプレクサ１３はディレーライン１２によりクロックＴ
。
よシ遅れたタイミングの信号ＴＣが選択される。
従って信号ＦＡＴ％ＦＡＴの変化は遅らされて、Ｎ＋１
サイクルのタイミング信号ＴＧはＮ＋１サイクルのノや
ターン信号ＦＡＴ％ＦＡＴとアンドをとることができる
。このようにしてそのサイクルの０〔３〕から号大値ま
での設定が可能となる。
サイクルのタイミング信号ＴＧはＮ＋１サイクルのノや
ターン信号ＦＡＴ％ＦＡＴとアンドをとることができる
。このようにしてそのサイクルの０〔３〕から号大値ま
での設定が可能となる。
第２図においてＮ＋２サイクルかモＬ ｔ、＜ｄである
と、Ｎ＋２サイクルのＴＣはクロックＴ。
と、Ｎ＋２サイクルのＴＣはクロックＴ。
より早くなり、Ｎ＋１サイクルのタイミング信号ＴＧは
Ｎ＋２サイクルのデータに従って動作してしまう。しか
しｄ＜Ｄｍｉｎとｄを定めであるので、Ｎ＋２サイクル
では必ずｔｇ：）ｄとプログラムされ、このような誤動
作は起こらないものである。
Ｎ＋２サイクルのデータに従って動作してしまう。しか
しｄ＜Ｄｍｉｎとｄを定めであるので、Ｎ＋２サイクル
では必ずｔｇ：）ｄとプログラムされ、このような誤動
作は起こらないものである。
以上説明したように本発明は、タイミング信号（例えば
ＴＧ ）の発生プログラム値が規定値（例えＩ／ｉｄ）
より小さいことを示す信号（例えばＬＴｄ ）を用い、
クロック信号（例えばＴＯ）とこれを遅延手段（例えば
１２）を通した信号とを切り換える手段（例えば１３）
と、該手段の出力で原パターン信号（例えばＰＡＴＯ）
の同期をとった信号と前記タイミング信号との論理積に
応じたパターン信号（例えばＯＵＴ ）を得る手段（例
えば１〜４）とを具備したパターン信号発生装置である
。従っ℃本発明によれば、サイクル分離信号のクロック
信号ＴＯと信号ＬＴｄを選択するようにしたため、タイ
ミング信号ＴＧがサイクルの最初から最後まで設定する
ことが可能となった。また従来に比べてタイミング信号
ＴＧとクロック信号Ｔｏのタイミングを厳密に合わせる
必要がなくなるものである。
ＴＧ ）の発生プログラム値が規定値（例えＩ／ｉｄ）
より小さいことを示す信号（例えばＬＴｄ ）を用い、
クロック信号（例えばＴＯ）とこれを遅延手段（例えば
１２）を通した信号とを切り換える手段（例えば１３）
と、該手段の出力で原パターン信号（例えばＰＡＴＯ）
の同期をとった信号と前記タイミング信号との論理積に
応じたパターン信号（例えばＯＵＴ ）を得る手段（例
えば１〜４）とを具備したパターン信号発生装置である
。従っ℃本発明によれば、サイクル分離信号のクロック
信号ＴＯと信号ＬＴｄを選択するようにしたため、タイ
ミング信号ＴＧがサイクルの最初から最後まで設定する
ことが可能となった。また従来に比べてタイミング信号
ＴＧとクロック信号Ｔｏのタイミングを厳密に合わせる
必要がなくなるものである。
第１図は本発明の一実施例の回路図、第２図は同回路の
動作を示すタイミングチャート、第３図は従来のパター
ン信号発生装置を示す回路図、第４図は同回路の動作を
示すタイミングチャートである。 １・・・Ｄ型フリップ７０ツブ、２，３・・・アンド回
路、４・・・ＳＲフリップ７０ツブ、１１・・・タイミ
ング信号発生回路、１２・・・ディレーライン、１３・
・・マルチプレクサ。 出願人代理人 弁理士 鈴 江 武 彦］］ 第１図 第２図
動作を示すタイミングチャート、第３図は従来のパター
ン信号発生装置を示す回路図、第４図は同回路の動作を
示すタイミングチャートである。 １・・・Ｄ型フリップ７０ツブ、２，３・・・アンド回
路、４・・・ＳＲフリップ７０ツブ、１１・・・タイミ
ング信号発生回路、１２・・・ディレーライン、１３・
・・マルチプレクサ。 出願人代理人 弁理士 鈴 江 武 彦］］ 第１図 第２図
Claims (1)
- タイミング信号の発生プログラム値が規定値より小さい
ことを示す信号を用い、クロック信号とこれを遅延手段
を通した信号とを切り換える手段と、該手段の出力で原
パターン信号の同期をとった信号と前記タイミング信号
との論理積に応じたパターン信号を得る手段とを具備し
たことを特徴とするパターン信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264680A JPH0619421B2 (ja) | 1985-11-25 | 1985-11-25 | パタ−ン信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264680A JPH0619421B2 (ja) | 1985-11-25 | 1985-11-25 | パタ−ン信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62124472A true JPS62124472A (ja) | 1987-06-05 |
| JPH0619421B2 JPH0619421B2 (ja) | 1994-03-16 |
Family
ID=17406706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60264680A Expired - Lifetime JPH0619421B2 (ja) | 1985-11-25 | 1985-11-25 | パタ−ン信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619421B2 (ja) |
-
1985
- 1985-11-25 JP JP60264680A patent/JPH0619421B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0619421B2 (ja) | 1994-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245814A (ja) | パルス回路 | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| JPS62124472A (ja) | パタ−ン信号発生装置 | |
| JPS6316711A (ja) | タイミング装置 | |
| KR100351987B1 (ko) | 클럭신호 스위치 회로 | |
| JP2710682B2 (ja) | クロック切替回路 | |
| US6891421B2 (en) | Method and apparatus for on die clock shrink burst mode | |
| JPH0540469Y2 (ja) | ||
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPH08179009A (ja) | テスト回路 | |
| JP3036223B2 (ja) | クロック乗換回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPS6016132Y2 (ja) | 同期信号抽出回路 | |
| JPS63316569A (ja) | 同期装置 | |
| JPH0219044A (ja) | 位相調整回路 | |
| JPS59131214A (ja) | 信号遅延回路 | |
| JPH0537807A (ja) | パルス信号処理回路 | |
| JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
| JPS62185177A (ja) | テストシステム | |
| JPH0280985A (ja) | デュアルレートタイミング発生器の位相制御回路及びこれを使用したアナログ・ディジタル混在ｌｓｉテスタ | |
| JPH06313793A (ja) | デバイス試験装置のデータ取込回路 | |
| JPS60140920A (ja) | パルス発生器 | |
| JPS59191927A (ja) | 同期回路 | |
| JPH01180055A (ja) | チャネルインタフェース折返し試験方式 | |
| JPS6319026B2 (ja) |