JPS6016004A - 電圧分圧比可変方式 - Google Patents
電圧分圧比可変方式Info
- Publication number
- JPS6016004A JPS6016004A JP58122742A JP12274283A JPS6016004A JP S6016004 A JPS6016004 A JP S6016004A JP 58122742 A JP58122742 A JP 58122742A JP 12274283 A JP12274283 A JP 12274283A JP S6016004 A JPS6016004 A JP S6016004A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- high frequency
- resistor
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、抵抗と直列に接続された電界効果トランジス
タ（以下ＦＥＴと称す）との両端に入力高周波電圧を加
え該ＦＩＴの両端より出力高周波電圧を取出すように構
成され、該ＦＥＴのゲート電圧を変化させて電圧分圧比
を変化さす電圧分圧比可変回路に係り、温度変化による
電圧分圧比の変動を抑圧出来る電圧分圧比可変方式に関
する。
タ（以下ＦＥＴと称す）との両端に入力高周波電圧を加
え該ＦＩＴの両端より出力高周波電圧を取出すように構
成され、該ＦＥＴのゲート電圧を変化させて電圧分圧比
を変化さす電圧分圧比可変回路に係り、温度変化による
電圧分圧比の変動を抑圧出来る電圧分圧比可変方式に関
する。
（ｂｌ 従来技術と問題点
第１図は従来例の可変抵抗を用いた電圧分圧比可変回路
の回路図、第２図は従来例のＦＥＴを用いた電圧分圧比
可変回路の回路図、第３図Ｇｆ Ｅ Ｔのゲート・ソー
ス間の電圧変化に対するドレイン・ソース間の抵抗値の
変化を示す特性図である。
の回路図、第２図は従来例のＦＥＴを用いた電圧分圧比
可変回路の回路図、第３図Ｇｆ Ｅ Ｔのゲート・ソー
ス間の電圧変化に対するドレイン・ソース間の抵抗値の
変化を示す特性図である。
図中１，２は高周波電源、３は１；’ＥＴ 、 Ｒ７、
Ｒ２は抵抗、ＲＶは可変抵抗を示す。
Ｒ２は抵抗、ＲＶは可変抵抗を示す。
電圧分圧比可変回路とじて最も簡単な物は第１図に示す
物であり、この場合は、高周波電源１の電圧Ｖ１を、抵
抗Ｒ１と可変抵抗Ｒ■の抵抗比で分圧し、可変抵抗ＲＶ
の両端より出力高周波電圧■２を取出すようにしておき
、可変抵抗ＫＶの値を変化させて電圧分圧比を変化させ
ている。しかしこの場合は可変抵抗Ｉ’ＬＶの抵抗値を
可変するには手動で行う為、可変抵抗Ｒ■を実装する場
合操作性の良い所へ取付ける必要かあり、一方ストレー
キャパシティの影響を考えると高周波電源１の近辺に実
装する必要があり、可変抵抗ｌ′ｔ■の実装位置が制限
される欠点がある。この欠点をなくした物が第２図に示
すＦＥＴを用いた電圧分圧比可変回路である。ＦＥＴの
ドレイン・ソース間の抵抗値ＲＤ８ は、ゲート・ソー
ス間の電圧Ｖｏｓを変化さすと、第３図に示す如く変化
する。従って高周波電源２の電圧■１を、抵抗島 とＦ
ＥＴ ３のドレイン・ソース間の抵抗値で分圧した、出
力高周波電圧Ｖ２との分圧比は、ＦＥＴ３のゲート、ソ
ース間の直流電圧Ｖｏｓを変化させれば可変出来る。
物であり、この場合は、高周波電源１の電圧Ｖ１を、抵
抗Ｒ１と可変抵抗Ｒ■の抵抗比で分圧し、可変抵抗ＲＶ
の両端より出力高周波電圧■２を取出すようにしておき
、可変抵抗ＫＶの値を変化させて電圧分圧比を変化させ
ている。しかしこの場合は可変抵抗Ｉ’ＬＶの抵抗値を
可変するには手動で行う為、可変抵抗Ｒ■を実装する場
合操作性の良い所へ取付ける必要かあり、一方ストレー
キャパシティの影響を考えると高周波電源１の近辺に実
装する必要があり、可変抵抗ｌ′ｔ■の実装位置が制限
される欠点がある。この欠点をなくした物が第２図に示
すＦＥＴを用いた電圧分圧比可変回路である。ＦＥＴの
ドレイン・ソース間の抵抗値ＲＤ８ は、ゲート・ソー
ス間の電圧Ｖｏｓを変化さすと、第３図に示す如く変化
する。従って高周波電源２の電圧■１を、抵抗島 とＦ
ＥＴ ３のドレイン・ソース間の抵抗値で分圧した、出
力高周波電圧Ｖ２との分圧比は、ＦＥＴ３のゲート、ソ
ース間の直流電圧Ｖｏｓを変化させれば可変出来る。
この場合ＦＢＴ３を高周波電源２の近辺に実装しておけ
ば、ゲート・ソース間の直流電圧ＶＧ８を可変する電圧
源の実装位置は特に制約を受けない。
ば、ゲート・ソース間の直流電圧ＶＧ８を可変する電圧
源の実装位置は特に制約を受けない。
しかしこの場合ＦＥＴ３ のドレイン・ソース間の抵抗
値は温度によって変化するので、このＦＥＴ３を用いる
方法は温度変化により電圧分圧比が変動する欠点がある
。
値は温度によって変化するので、このＦＥＴ３を用いる
方法は温度変化により電圧分圧比が変動する欠点がある
。
（ｃ） 発明の目的
本発明の目的は上記の欠点に鑑み、ＦＥＴを用いる電圧
分圧比可変回路の、温度変化による電圧分圧比の変動を
抑圧出来る電圧分圧比可変方式の提供にある。
分圧比可変回路の、温度変化による電圧分圧比の変動を
抑圧出来る電圧分圧比可変方式の提供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、抵抗と直列に接
続されたＦＥＴとの両端に一定直流電圧を加える手段及
び該ＦＥＴの両端の直流電圧を温度が変わっても一定に
する手段を設け、該抵抗と直列に接続されたＦＥＴとの
両端に加えた入力高周波電圧と、該ＦＢＴの両端より取
出す出力高周波電圧との、温度変化による分圧比の変動
を、抑圧出来るようにしたことを特徴とする。
続されたＦＥＴとの両端に一定直流電圧を加える手段及
び該ＦＥＴの両端の直流電圧を温度が変わっても一定に
する手段を設け、該抵抗と直列に接続されたＦＥＴとの
両端に加えた入力高周波電圧と、該ＦＢＴの両端より取
出す出力高周波電圧との、温度変化による分圧比の変動
を、抑圧出来るようにしたことを特徴とする。
（ｅ） 発明の実施例
以下本発明の一実施例につき図に従って説明する。第４
図は本発明の実施例の電圧分圧比可変回路のブロック図
である。
図は本発明の実施例の電圧分圧比可変回路のブロック図
である。
図中、４，５．７ は演算増巾器（以下ＯＰ−ＡＭＰと
称す）、６はＦＥＴ、 ８は増巾器、Ｃ−Ｃ，はコンデ
ンサ、Ｒ３−Ｒ９は抵抗、９は高周波電源を示す。
称す）、６はＦＥＴ、 ８は増巾器、Ｃ−Ｃ，はコンデ
ンサ、Ｒ３−Ｒ９は抵抗、９は高周波電源を示す。
高周波電源９よりの、入力高周波電圧は、直流カット用
コンデンサＣｓを通り、ＯＰ−ＡＭＰ４ にて増巾され
、￥の出力は電圧分圧比可変回路である、抵抗島とＦＥ
Ｔ６のドレイン・ソース間の抵抗比に分圧され、直流カ
ット用コンデンサＣ４を通り入力インピーダンスの高い
増巾器８にて増巾され出力される。この時、ＯＦ−ＡＭ
Ｐ４の出カイ点の直流電圧を一定にする為に、ＯＰ−Ａ
ＭＰ５及び抵抗Ｒ６コンデンサＣ２よりなる帰還形積分
ＡＭＰにより、ＯＰ−ＡＭＰ５に入力された直流電圧ｖ
４とイ点の電圧が等しくなるよう制御されている。又、
ＦＥＴ６のドレイン・ソース間の電圧が温度がかわって
も一定にする為に、ＯＰ−ＡＭＰ７及び抵抗Ｒ８コンデ
ンサＣ８よりなる帰還形積分ＡＭＰにより、ＯＦ−ＡＭ
Ｐ７に入力している直流電圧Ｖ５と、ＦＥＴ ６のドレ
イン・ソース間の電圧が等しくなるよう制御されている
。従ってＦＥＴ６のドレイン・ソース間の抵抗は温度か
かわっても一定値となる。よって高周波電源９よりの入
力高周波電圧は温度がか５− わっでも一定の電圧比に分圧され出力される。又直流電
圧■、を可変することにより、この可変された電圧に等
しくなるようＩｉ’ＥＴ５のドレイン・ソース間の電圧
は変化する。この変化した電圧とイ点の電圧との比に合
致するよう、ＦＥＴ６のドレイン・ソース間の抵抗は変
化する。従って直流電圧Ｖ、を可変することにより、抵
抗Ｒ５とＦＥＴ（、による電圧分圧比可変回路の電圧比
は可変出来るし、この電圧比は先の説明の通り温度によ
っそ変化しない。勿論高周波電源９と第４図の電圧分圧
比可変回路を近くに実装しておけば電圧Ｖ、を可変する
直流源の実装位置は制限されることはない。
コンデンサＣｓを通り、ＯＰ−ＡＭＰ４ にて増巾され
、￥の出力は電圧分圧比可変回路である、抵抗島とＦＥ
Ｔ６のドレイン・ソース間の抵抗比に分圧され、直流カ
ット用コンデンサＣ４を通り入力インピーダンスの高い
増巾器８にて増巾され出力される。この時、ＯＦ−ＡＭ
Ｐ４の出カイ点の直流電圧を一定にする為に、ＯＰ−Ａ
ＭＰ５及び抵抗Ｒ６コンデンサＣ２よりなる帰還形積分
ＡＭＰにより、ＯＰ−ＡＭＰ５に入力された直流電圧ｖ
４とイ点の電圧が等しくなるよう制御されている。又、
ＦＥＴ６のドレイン・ソース間の電圧が温度がかわって
も一定にする為に、ＯＰ−ＡＭＰ７及び抵抗Ｒ８コンデ
ンサＣ８よりなる帰還形積分ＡＭＰにより、ＯＦ−ＡＭ
Ｐ７に入力している直流電圧Ｖ５と、ＦＥＴ ６のドレ
イン・ソース間の電圧が等しくなるよう制御されている
。従ってＦＥＴ６のドレイン・ソース間の抵抗は温度か
かわっても一定値となる。よって高周波電源９よりの入
力高周波電圧は温度がか５− わっでも一定の電圧比に分圧され出力される。又直流電
圧■、を可変することにより、この可変された電圧に等
しくなるようＩｉ’ＥＴ５のドレイン・ソース間の電圧
は変化する。この変化した電圧とイ点の電圧との比に合
致するよう、ＦＥＴ６のドレイン・ソース間の抵抗は変
化する。従って直流電圧Ｖ、を可変することにより、抵
抗Ｒ５とＦＥＴ（、による電圧分圧比可変回路の電圧比
は可変出来るし、この電圧比は先の説明の通り温度によ
っそ変化しない。勿論高周波電源９と第４図の電圧分圧
比可変回路を近くに実装しておけば電圧Ｖ、を可変する
直流源の実装位置は制限されることはない。
（ｆ） 発明の効果
以上詳細に説明せる如く、本発明によれば、温度変化に
より電圧分圧比が変化しない、ＦＥＴを用いた電圧分圧
比可変回路が得られる効果がある。
より電圧分圧比が変化しない、ＦＥＴを用いた電圧分圧
比可変回路が得られる効果がある。
第１図は従来例の可変抵抗を用いた電圧分圧比可変回路
の回路図、第２図は従来例の電界効果トランジスタを用
いた電圧分圧比可変回路の回路図、６一 第３図は電界効果トランジスタのゲート・ソース間の電
圧変化に対するドレイン・ソース間の抵抗値の変化を示
す特性図、第４図は本発明の実施例の電圧分圧比可変回
路のブロック図である。 図中、１，２．９は高周波電源、３，６は電界効果トラ
ンジスタ、４，５．７は演算増巾器、Ｒ＋〜Ｒ９は抵抗
、ＣＩ〜Ｃ４はコンデンサを示す。 ７− 第 １ 口 茎 ２ 図 竿３ ロ ー→ ＶＧ５
の回路図、第２図は従来例の電界効果トランジスタを用
いた電圧分圧比可変回路の回路図、６一 第３図は電界効果トランジスタのゲート・ソース間の電
圧変化に対するドレイン・ソース間の抵抗値の変化を示
す特性図、第４図は本発明の実施例の電圧分圧比可変回
路のブロック図である。 図中、１，２．９は高周波電源、３，６は電界効果トラ
ンジスタ、４，５．７は演算増巾器、Ｒ＋〜Ｒ９は抵抗
、ＣＩ〜Ｃ４はコンデンサを示す。 ７− 第 １ 口 茎 ２ 図 竿３ ロ ー→ ＶＧ５
Claims (1)
- 抵抗と直列に接続された電界効果トランジスタとの両端
に入力高周波電圧を加え該電界効果トランジスタの両端
より出力高周波電圧を地出すように構成され、該電界効
果トランジスタのゲートの電圧を変化させて電圧分圧比
を変化さす電圧分圧比可変回路において、該抵抗と直列
に接続された電界効果トランジスタとの両端に一定直流
電圧を加える手段及び該電界効果トランジスタの両端の
直流電圧を温度が変わっても一定になる手段を設け、該
入力高周波電圧と該出力高周波電圧との温度変化による
分圧比の変動を抑圧出来るよう処したことを特徴とする
電圧分圧比可変方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122742A JPS6016004A (ja) | 1983-07-06 | 1983-07-06 | 電圧分圧比可変方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58122742A JPS6016004A (ja) | 1983-07-06 | 1983-07-06 | 電圧分圧比可変方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016004A true JPS6016004A (ja) | 1985-01-26 |
Family
ID=14843468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58122742A Pending JPS6016004A (ja) | 1983-07-06 | 1983-07-06 | 電圧分圧比可変方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171938A (en) * | 1990-04-20 | 1992-12-15 | Yazaki Corporation | Electromagnetic wave fault prevention cable |
-
1983
- 1983-07-06 JP JP58122742A patent/JPS6016004A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171938A (en) * | 1990-04-20 | 1992-12-15 | Yazaki Corporation | Electromagnetic wave fault prevention cable |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080129424A1 (en) | Negative capacitance synthesis | |
| ES361235A1 (es) | Una disposicion de circuito de amplificador. | |
| JPH0736498B2 (ja) | バツフア回路 | |
| JPH088456B2 (ja) | ドライバ回路 | |
| US4471319A (en) | FET Buffer amplifier with improved noise rejection | |
| JPS6016004A (ja) | 電圧分圧比可変方式 | |
| JPH1188159A (ja) | チャ−ジポンプ回路 | |
| US5302888A (en) | CMOS integrated mid-supply voltage generator | |
| JPS60132469A (ja) | テレビジョン信号の階調補正回路 | |
| JPH02224410A (ja) | 低ひずみ電流ミラー回路 | |
| JP2869671B2 (ja) | 増幅装置 | |
| US4736126A (en) | Trimmable current source | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| JPS6313203B2 (ja) | ||
| JPS63169805A (ja) | Ｊｆｅｔフオロアを用いる改良された演算増幅器 | |
| JPH06119070A (ja) | 定電流回路 | |
| JPH0332244B2 (ja) | ||
| JPS6223604A (ja) | バイアス回路 | |
| JPH0540575Y2 (ja) | ||
| JPH04156105A (ja) | トランジスタ電力増幅器 | |
| JPH0535610Y2 (ja) | ||
| JPS6297411A (ja) | Ｆｅｔ増幅器の温度補償回路 | |
| JPS58225711A (ja) | 電子ボリユ−ム装置 | |
| JP2927803B2 (ja) | 定電圧発生回路 | |
| JPH05243862A (ja) | Ｆｅｔ増幅回路 |