JPS60158768A

JPS60158768A - ダブル・バツフア制御方式

Info

Publication number: JPS60158768A
Application number: JP1311384A
Authority: JP
Inventors: Yasunori Tsukioka; 康訓月岡
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1984-01-27
Filing date: 1984-01-27
Publication date: 1985-08-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、ダブル・バラフッ制御力式に関し、特に画情
報をＤ　Ｍ　Ａ　（Ｄｉｒｅｏｔ　Ｍｅｍｏｒｙ　Ａｃ
ｃｅｓｓ　）でインターフェイスするダブル・バッファ
を制御するため１ペ一ジ分のデータのスタート・ストッ
プな判断する方式に関するものである。

従来技術ファクシミリ装置あるいはその他の画情報取扱装置（例
えば蓄積交換装置）等では、本体と蓄積再生装置間のイ
ンターフェイス装置において１ペ一ジ分の画情報のデー
タのスタート・ストップのタイミングを管理するため、
ＲＡＭのエリアを使用する必要があり、処理速度および
メモリ使用効率の点で不利である。

第１図は、従来の画情報転送装置のブロック図である。

１．２はバッファＡ、Ｂ、３．４はバッファ・セレクト
・モード切換ロジック、５．６はレシーバとドライバ、
７はＧ　Ｐ　Ｉ　Ｂ　（Ｇｅｎｅｒａ！Ｐｕｒｐｏｓｅ
Ｉｎｔｅｒｆａｏｅ　Ｂｕａ　）コントロアう、−８は
バッファ・サイズ指定四シック、９は転送要求ロジック
、ｌＯはスタート・ストップ・ロジック、１２はＳＣＵ
インターフェイス、１３はタイマ装置、１４はＲＡＭ、
１５はＲＯＭ、１６はＣＰＵである。

第２図は、第１図における動作７ｐ−チャートである。

先ず、インターフェイス装置はＳＣＵ　（システム・コ
ントルール・ユニット）から転送スタート・コマンドを
受けると、これをＳＣＵインターフェイス１２．ＣＰＵ
バス１７を介してＣＰＵｌ６に入力し、バッファの長さ
く１ライン長）を設定するとともに、バッファのデータ
方向、バッファＡ。

Ｂの接続を決定して、画像メモリ側ＩＣ（レシーバ５．
ドライバ６）をイネーブル（Ｅ　Ｎ）にした後、データ
・スター）（ＤＳ）信号待ちとなる（ステップ２０〜２
２）。ＳＣＵからデータ・スタート信号を受けると、割
込みが上がる（ステップ２３）。一方、割込みフローは
、通常、両バッファ１．２とも転送終了していて、デー
タ・スタート信号を受けるとスタートとなり、１ページ
の最初のデータ・スタート信号で割込みが入り、両バッ
ファ１，２ともスタートをかけてしまう。そこで、従来
よりこれを防止するために、第２図（６）に示すように
１割込みフロー中Ｋｒページ転送中７ラグ・オン？」の
判断を挿入する（ステップ３２）。そして、このフラグ
は、第２図（ａ）に示すように、転送スタート・７０−
における「画像メモリ転送スタート」をかけた後、オン
する（ステップ２４．２５）。

したがって、第２　図（ｂ）の割込みフローでは、画バ
ッファが転送終了しており　（ステップ３１）、ページ
伝送中フラグがオンであり（ステップ３２）、ＧＦＩＢ
→画像メモリ・モードでない（ステップ３３）状態で、
データ・スタート信号を受けたならば、第１図のセレク
ト・モード切換ロジック３゜４を動作させて、バッファ
接続の点線と実線を切換え（ステップ３５）、バッファ
１，２に転送スタートをかける（ステップ３６）。

これによって、その後は割込みＫより自動的に継続され
る。

次ニ、ページ・エンドでＳＣＵからストップ・コマンド
が到来すると、これＫよりバッファに残っている最後の
１ラインなＧＰＩＢＫ出力するために、ｒＧＰＩＢ転送
スタート」をかける。これＫより、転送終了後、割込み
が入るが、この割込みで再びスタートをかけると誤動作
となるので、第２図（Ｑ）　Ｋ示すように、ストップ・
フルー中の「ＧＰＩＢ転送スタート」以前にページ伝送
中フラグをオフしておく。すなわち、転送ストップ・フ
ローでは、先ずページ伝送中７ラグをオフして（ステッ
プ４１）、バッファ接続の切換えを行い（ステップ４２
）、ＧＰＩＢ転送スタートをかけて（ステップ４３）、
転送終了を判断した後（ステップ４４）、エンドとする
。

このように１従来のインターフェイス装置では、転送ス
タート・フロー中の「ページ伝送中フラグをオンにする
処理」（ステップ２５）、割込みフロー中の「ページ伝
送中フラグ・オンか否かを判断する処理」（ステップ３
２）、および転送ストップ・フロー中の「ページ転送フ
ラグをオフする処理」（ステップ４１）が挿入されてお
り、これらはいずれもＲＡＭ１４のエリアを使用してオ
ン・オフのライトおよびリードを行っている。しかし、
ＣＰＵ１６からＣＰＵバス１７の占有権を得た後、この
バス１７を介してＲＡＭ１４の特定エリアにアクセスし
、リードまたはライトを行うためのアクセス・タイムは
無視できない。

目　的本発明の目的は、このような従来の問題を解決し、画情
報をインターフェイスするダブル・バッファにおいて、
ＲＡＭ　（フラグ）を参照することなく、１ペ一ジ分の
画情報のデータのスタート・ストップのタイミングを判
断できるようなダブル・バラフッ制御方式を提供するこ
とにある。

構　成以下、本発明の構成を、実施例により説明する。

第３図は、本発明の一実施例を示す画情報転送装置のプ
田ツタ図である。

第３図において、点線で囲まれた画情報転送モード・ロ
ジック１１が、本発明により新しく設けられたハードウ
ェアである。その他は、第１勝と全く同一である。

画情報転送時における１ペ一ジ分のデータ転送は、前述
のように、ＳＣＵからのコマンド（データ転送スタート
）によって始まり、同じ＜ＳＣＵからのコマンド（デー
タ転送ストップ）Ｋより終了する。ページの途中は、Ｃ
ＰＵ１６に対する割込みＫより自動的に継続される。

データ転送時の割込み釦は、３つの要因があり、バッフ
ァ１，２の転送終了のターミナル・カラン）　（ＴＣ）
および画像メモリ→ＧＰＩＢ転送モードのときは、画像
メモリからの１ライン分のデータの最初のバイトである
ことを示す信号（データ・スタート信号（ＤＳ）−）で
上がる。

第３図において、ＣＰＵ１６は、１ページ転送中である
ことを示すステータスを画情報転送モード・ロジック１
１にアサインし、これ罠よって１ペ一ジ分の画情報デー
タのスタート・ストップのタイミングを判断する。

第４図は、ダブル・バッファをコントロールするため、
あるいはステータスを読むため、ＣＰＵ１６のＩｌｏに
アサインされたダブル・バッファ・コント四−ル（ＯＵ
　Ｔ　）、およびダブル・バッファ・ステータス（ＩＮ
）を示す図である。

実線で囲まれた部分（ページ転送中）が、本発明圧より
新たに割当てられた部分である。

ダブル・バッファ・コントロールのビットＯ〜７のうち
、ビット３，４を除く６ビツトにコント四−ル情報がア
サインされている。ビット０は画像メモリ転送スタート
／ストップ（ｌ−スタート。

Ｏ−ストップ）、ビットｌはＧＰＩＢ転送スタート／ス
トップ（１−スタート、０−ストップ）、ビット３はペ
ージ転送中（ｌ−転送中）、ビット６は画像メモリ・イ
ンターフェイスＩＣイネーブル（ｌ−イネ−プル、０−
ディスイネープ／Ｉ／）、ビット６はバッファ・セレク
ト（〇−画像メモリ　（バッファ１））、ＧＰＩＢ（バ
ッファ２）、１−ＧＰＩＢ（バッファ１）、画像メモリ
　（バッファ２））、ビット７はモード・セット（〇−
画像メモリ→ＧＰＩＢ、１−ＧＰ　Ｉ　８９画像メモリ
）に、それぞれ割り当てられる。

ダブル・バッファ・ステータスのビットＯ〜７の中、ビ
ン）３，４．５を除く６ビツトに、ステータス情報がア
サインされている。ビット０は画像メモリ転送ビジー／
動作中（１−ＢＵＳＹ、０−ＤＯＮＥ）、ビット１はＧ
ＰＩＢ転送ビジー／動作中（１−ＢＵＳＹ、０−ＤＯＮ
Ｅ）、ビット２はページ転送中（１−転送中）、ビット
６は画像メモリ転送要求１ビツト７はＧＰＩＢ転送要求
に、それぞれ割り当てられる。これらのビットは、従来
はメモリ内の特定エリアに格納されていたのを、本発明
では、第３図の画情報転送モード・ロジックｌｌ内に格
納するのである。

第５図は、第３図における転送、：切込みの動作フロー
チャートである。

第３図、第５図により、画情報転送の動作を、画像メモ
リ→ＧＰＩＢモードについて説、明する。

このモードにおける基本的動作は、両バッファ１゜２の
１ライン分のデータの転送が終了し、かつデータ・スタ
ー）　（ＤＳ）信号を受信した後、バッファを切換えて
両バッファｌ、２にスタートをかけるという順序になる
。データ・スター）（ＤＳ）信号を待機する理由は、こ
れをライン同期信号として用いるためで、前ラインの転
送が終了しないうちにデータ・スタート（ＤＳ＞信号が
入力した場合、つまり画像メモリとダブル・バッファ１
゜２とで、バイト・カウント数が合わない場合、直ちに
次のラインをスタートさせるために１現在転送中のライ
ンを強制的に停止してしまうようなハードウェア構成と
なってしするンこめである。

先ず、第５図（ｔ、）の転送スタート時には、バッファ
・データ方向、バッファ１，２の接続を決定し、画像メ
モリ側ＩＣをイネーブルにして、データ・スター）　（
ＤＳ）信号の受信を待つ（ステップ５１、５２．５３）
。この場合、ダブル・バッファ・コントロールでは、ビ
ット７をオフ、ビット６をオンまたはオフ、ビット５を
オン処する。ここまでの動作は、従来と同じである。デ
ータ・スタート信号を受けると、画像メモリに転送スタ
ートをかけると同時に、ページ転送中ステータス・ビッ
トを立てる（ステップ５４）。すなわち、ダブル・バッ
ファ・コントロールのビット０とビット２を同時にオン
する。これによって、従来のように、ＲλＭ１４をアク
セスして「ページ転送中フラグ・オン」を記憶する動作
は不要となる。

次に、第５図（ｂ）の割込みフローでは、フラグ・チェ
ックのかわりにステータス・ビット・チェックを行う（
ステップ６２）。これは、１つ前の両バッファ転送終了
のチェック（ステップ６１）と同時に行うことができる
。すなわち、ダブル・バッファ・ステータスの下位３ビ
ツトが“１００”となっていれば、次に進み、そうでな
ければ直ちにリターンする。それ以後の動作は、従来と
同じであって、ＧＰＩＢ−→ｌ二川用’１１メモリ・モ
ードで７よ＜（ステップ６３）、データ・スタート（Ｄ
Ｓ）Ｑ４号を受信しているとき（ステップ６４）、バッ
ファ接続を切換えに後、（ステップ６５）、／くツ７ア
ｌ、２の転送をスタートさせる（ステップ６６）。ステ
ップ６４のＤＳ受信のチェックは、ダブル・／くツファ
・ステータスのビットＵをチェックすればよし１゜第５
図（Ｃ）の転送ストップ・フローでは、最終ラインのｒ
ＧＰ’ＩＢ％ｌｊ送スタート」と同時に、「ページ転送
中ステータス・オフ」を行う。すなわち、ダブル・バッ
ファ・コントロールのビット１オン、ビット２オフによ
り、ＲＡＭの７ラグは不要となる。

また、ＧＰＩＢ→画像メモリのモードでは、スタート時
のデータ・スタート（ＤＳ）信号待ちがＡＣＣＲＱ　（
アクセス・リクエスト）待ちとなり、割込みフローでの
ＤＳ受信が不要となる他は、はぼ第６図と同じである。

このようにして、本発明では、フラグを参照することな
く、同−ＶＯアドレスのＩＮ、ＯＵＴ命令で１ペ一ジ分
のデータ転送が可能となる。

発明の効果　− 以上説明したよう（（、本発明によれば、ＲＡＭを参照
することなく、１ペ一ジ分の画情報データのスタート・
ストップ・タイミングを判断できるので、ＲＡＭおよび
プログラムの縮小によりメモリの効率化と処理速度の向
上が可能となる。

【図面の簡単な説明】

第１図は従来の画情報インター７エイース装置のブロッ
ク図、第２図は第１図の動作〕ｐ−チャート、第３図は
本発明の一実施例を示すインターフェイス装置のブロッ
ク図、第４図は第３図の画情報転送モード・ロジックの
コントロールおよびステータス情報を示す図、第５図は
第３図にお番する転送、割込みの動作フローチャートで
ある。１．２：バッファ、３．４：セレクト・モード切換ロジ
ック、５．６：レシーバおよびドライノく、７：ＧＰＩ
Ｂコントローラ、８：ノくツファ・サイズ指定ロジック
、１４　：　ＲＡＭ、１５　：　ＲＯＭ。１６　：　ＣＰＵ、１１　：画情報転送モード・ロジッ
クＯ４　図面像メモリ転送スタート／ストップＧＰＴ［３転送スタ一ト／ストツプ画像メモリＴＩ”−ｒＣイネーブルバッファ・セレクトモード・セント画像メモリ転送ビジー／動作中ＧＰＴＢ転送ビジー／動作中画像メモリ転送要求ＧＰＴＢ転送要求

Claims

【特許請求の範囲】

■画情報をＤＭ人でインターフェイスするダブル・バッ
ファと、該ダブル・バッファを制御するＣＰＵおよび周
辺装置を備えたシステムにおいて、上記周辺装置の１つ
として画情報転送モード・ロジックを備え、該モード・
ロジックに１ページ転送中であることを示すステータス
・ビットを割り当てて、該ステータス・ビットを参照す
ることにより、１ペ一ジ分の画情報データのスタート、
ストップのタイミングを判断することを特徴とするダブ
ル・バッファ制御方式。