JPH0345049A

JPH0345049A - データ伝送装置

Info

Publication number: JPH0345049A
Application number: JP1181403A
Authority: JP
Inventors: Kimito Idemori; 公人出森
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-07-13
Filing date: 1989-07-13
Publication date: 1991-02-26
Anticipated expiration: 2012-04-23
Also published as: JP2601914B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は、高速の受信データ処理をするマイクロプロ
セッサを有するデータ伝送装置に関するものである。

（従来の技術）鉄、製紙等の大規模連続型プロセスオートメジョン（以
下、ＰＡと呼ぶ）では、数ミリセカンド乃至数十ミリセ
カンドのアクセスタイム（以下、このアクセスタイムを
スキャン周期と呼ぶ）が要求される。このスキャン周期
での動作を実現するために各装置毎にコモンメモリを持
たせ、各装置が予め設定された周期で自局に割当てられ
たコモンメモリのデータを伝送路に同報通信し、他の装
置は伝送路からそのデータを受信してコモンメモリに格
納する。各装置に存在するＰＡ用途のアプリケーション
プログラムが、スキャン周明毎にそのスキャンデータを
取出して処理する。これがスキャン伝送方式と呼ばれ、
現在ＰＡに適用されている。

第７図はこのスキャン伝送を実現した従来のデータ伝送
装置のブロック図である。同図において、伝送路からの
伝送信号がモデムもしくはデコーダによりディジタル信
号に変換され、図示省略のＤＴＥ−ＤＣＥインタフェイ
スｓ１を介して、伝送制御回路１に送り込まれる。この
伝送制御回路１の送受信データは内部バスＳ２を介して
コモンメモリ２およびデュアルポートメモリ３に格納さ
れる。データの送受信に応して、これら伝送制御回路１
、コモンメモリ２およびデュアルポートメモリ３を制御
するため、内部バスＳ２に対してゲート４を介して接続
されたマイクロプロセッサ（以下マイクロプロセッサを
ＭＰＵという）バスＳ３に、ＭＰＵ５と、ＲＡＭおよび
ＲＯＭでなる内部メモリ６が接続されている。また、内
部バスＳ２に対してゲート７を介して接続されたＭＰＵ
バスＳ４に、外部ホストコンピュータとの送受信データ
および送受信情報の交換を行うＭＰＵ８および内部メモ
リ９が接続されている。さらに、内部バスＳ２に対して
は、ゲート１０を介して、外部ホストとのインタフェイ
スバスＳ５が接続されている。この場合、バスのアービ
トレーションか必要になるので、内部バスＳ２にバスア
ビタ１１が接続されている。

しかして、伝送制御回路１が伝送路からのデータをＤＴ
Ｅ−ＤＣＥインタフェースＳ１を介して受信すると、第
８図に示したＦ　Ｄ　（Ｆｒａｎｃｅ　Ｄｅｓｃｒｉｐｔｆｏｎ　）
　１２〜１５、Ｂ　Ｄ　（ＢＵＦＦＥＲ−Ｄｅｓｃｒｉ
ｐｔｉｏｎ以）１６〜１８、データバッフ　ｙ　（Ｄａ
ｔａ　Ｂｕｌ’ｆ’ａｒ　）　１９〜２１を用い、決め
られたメカニズムに従ってデュアルポートメモリ３上に
受信データを転送する。第８図に示したＰＩ？１ＶＡＴ
ＥＡＩ？Ｅ人は、最後に格納されているＦＤ１３の番地
を指すポインタを保有するＩ？Ｘ　ＩＥＯＱ２２、新た
に受信するデータで使う先頭のＦＤ１４を指すＦ　Ｉ？
　ＥビＦＤ　ＰＯＯＬ　ＰＯＩＮＴＥｌ？２　Ｂおよび
新たに受信するデータで使う先頭のＢＤ１８を指すＦｌ
？ＥＥ　１３０ＰＯＯＬ　ＰＯＩＮＴＥｌ？２４で構成
される。伝送制御回路１は、伝送路からデータを受信す
る毎にデュアルポー　ｌ−メ（−１，１３上０’：）Ｐ
ＲＩＶＡＴＥ　ＡＲＥＡを読出し、第８図に示した受信
データのリンク処理を行っていく。

伝送路からは、ＰＡ用のスキャンデータと、コントロー
ル機器間で情報交換するためのメツセージデータを受信
する。このスキャンデータとメツセージデータでは、デ
ータ処理に要求される１１１ｊ間が異なる。スキャンデ
ータの場合、最大でも数十ミリセカンドで処理を完了し
なければならないのに対して、メツセージデータの場合
は数セカンドの処理時間が許容される。したがって、ス
キャンデータとメツセージデータが混在したデュアルポ
ートメモリ３からそれぞれのデータを分離処理するため
、ＭＰＵ５がある。このＭＰＵ５は、前記リンク構造の
受信データの中からスキャンデータを検出すると、ＭＰ
Ｕ５の内部にもつＤＭＡ（ＤＩＪ？ＥＣＴ　ＭＥＭＯＲ
Ｙ　ＡＣＣＥＳＳ）機能を用いて、スキャンデータ内の
スキャンロケーションアドレスに基づいて、スキャンデ
ータをコモンメモリ２１こφ云送する。また、メツセー
ジデータを検出すると、ＭＰＵ８から予め指示されてい
たコモンメモリ２上のメツセージエリアにデータを転送
する。コモンメモリ２上に転送されたスキャンデータと
メツセージデータは、ＭＰＵ８から外部ホストコンピュ
ータに対して通知または転送が行われた後、外部ホスト
コンピュータのアプリケーションプログラムによって処
理される。このように、伝送路からスキャンデータとメ
ツセージデータが混在して入ってくるのを伝送制御回路
１からの割込みによるイベントドリブン処理か、または
、ＭＰＵ５によるデュアルポートメモリ３の非同期モニ
タリングによって処理しているのが現状である。

（発明が解決しようとする課題）上述した従来の受信データ処理装置においては、受信デ
ータをメツセージデータとスキャンデータに分離するた
め、ＤＭＡ機能を内臓したＭＰＵ５を使用している、受
信データ処理条件をイベントドリブンか非同期モニタリ
ングに頼っているため、伝送路上のデータ伝送速度が速
くなると、受信データ処理用のＭＰＵ５の処理が、受信
データの人力速度に追従できなくなり、機器のシステム
ダウンが発生するか、あるいは、トークンバスパッシン
グ等の伝送制御方式ではネットワークのダウンにまで至
る。このため、伝送速度をやたら速くしても、受信デー
タ処理が追従しないという問題点があった。

この発明は上記の問題点を解決するためになされたもの
で、ＰＡ用のスキャンデータと、コントロール機器情報
データであるメツセージデータの分離処理の高速化を図
り、これにより伝送速度の高速化を実現することのでき
るデータ伝送装置を得ることを目的とする。

〔発明の構成〕

（課題を解決するための手段）この発明は、伝送制御回路と並列的に受信ブタを受取り
、スキャンデータを受信したか、メツセージデータを受
信したかを判定する受信データ判定回路と、スキャンデ
ータを一時的に格納するテンポラリバッファと、最新の
前記受信データを格納しているメモリの番地を指すポイ
ンタおよび現在以降の受信データを格納するために準備
されたメモリの番地を指すポインタを保有し、前記受信
データ判定回路かスキャンデータ受信と判定したとき前
記ポインタを前記テンポラリバッファ側に、メツセージ
データ受信と判定したとき前記ポインタを前記メモリの
メツセージデータ専用メモリ側に切替えるプライベート
エリア回路と、前記テンポラリバッファに格納されたス
キャンデータを、前記メモリのスキャンデータ専用メモ
リに転送するダイレクトアクセス回路とを含んでなる受
１言データ制御回路を備えたことを特徴としている。

（作　用）この発明においては、アブケーション処理要求速度の異
なるスキャンデータとメツセージデータとを、転送制御
回路と並列に判定処理し、受信データの内容に応じて受
信キューの最終ＦＤポインタを切替えて伝送制御回路に
アクセスさせることによって、伝送制御回路が受信した
スキャンデータとメツセージデータの転送先を切替えて
、受信データを受信バッファに格納したあとの、後処理
をなくしているため、伝送速度の高速化が実現できる。

（実施例）第１図はこの発明の一実施例の構成を示すブロック図で
、図中、第７図と同一の要素には同一の符号を付してそ
の説明を省略する。また、外部ホストコンピュータとの
伝送データおよび伝送情報のやり取りを行うＭＰＵ８周
辺の回路も基本的には第７図と同一であるので省略する
。つまり、この実施例はＭＰＵ５がデュアルポートメモ
リ３に格納された受信データを、スキャンデータとメツ
セージデータとに分離処理する部分を改良するべく、伝
送制御回路１に対してデータを並列的に受信して処理す
るデータ制御回路２５を新たに詮けたものである。以下
、この受信データ制御回路２５の動作について具体的に
説明する。

伝送路からモデムもしくはデコーダを通して受は取った
ディジタル信号は、ＤＴＥ−ＤＣＥインタフェースＳ１
を介して、転送制御回路１と並列的に設けた受信データ
制御回路２５に伝えられる。

この受信データ制御回路２５の詳細については後述する
が、第２図に示すフレームフォーマツＩ・を持つスキャ
ンデータフレームを検出して受信データ制御回路２５内
の最終受信データＦＤのポインタを切替え、伝送制御回
路１がアドレスバスＳ６、データバスＳ７．１．す御バ
スＳ８およびチップセレクト（！号Ｓ９によって、受信
データ制御回路２５内のバッファディスクリブタにスキ
ャンデータを転送する。この転送時、アドレスバスＳ６
、データバスＳ７、制御バスＳ８の各信号がコモンメモ
リ２にも出力されるので、スキャンデータが誤ってコモ
ンメモリ２内のメツセージメモリに転送されるのを防ぐ
ため、受信データ制御回路２５からコモンメモリ書込み
禁止信号ＳＩＯが出力され、ゲート回路２６によりチッ
プセレクト信号Ｓつと論理積をとった制御信号Ｓ１１で
コモンメモリ２に対する書込みを禁止する。受信データ
制御回路２５はスキャンデータを誤りなく受取ると、ス
キャンデータ転送データバスＳ１２、スキャンデータ転
送アドレスバスＳ１３、およびスキャンデータ転送コン
トロールバスＳ１４により、受（：データ制御回路２５
中に一時的に格納されたスキャン受信データをコモンメ
モリ２内のスキャンメモリに転送する。

次に、受信データ制御回路２５の詳細な構成および動作
を第２図乃至第６図を用いて説明する。

受信データ制御回路２５はＤＴＥ−ＤＣＥインタフェー
スＳ１からスキャンデータとして第２図に示したディジ
タルのシリアルデータを受取る。

このフレームフォーマットは、プリアンプル２７、開始
デミリタ（ＳＤ）２８、フレームコントロール（ＰＣ）
　２９、宛先アドレス（ＤＡ）３０、自局アドレス（Ｓ
＾）３１、宛先サービスアクセスポイント（ＤＳＡＰ）
３２、自局サービスアクセスポイント（ＳＳＡＰ）　３
３、コントロールフィールド（Ｃ）３４、スキャンデー
タワード長（νｎ）　３５　、スキャンデータロケーシ
ョンアドレス（ＬＡＤＲ）　３６、スキャンデータ（Ｓ
ＣＡＮＤＡＴＡ）３７、フレームチエツクシーケンス（
ＦＣ３）３８、および終了デミリタ（ＥＤ）　３９で（
δ２成されている。この実施例では、フレームコントロ
ール（ＰＣ）　２９を第３図に示したように特徴的な使
いノｊをする。

すなわち、第３図に示したフレームコントロール（ＰＣ
）のフォーマットは、ＩＥＥＥ８０２．４規定のフォー
マットであるが、“ＦＦ″の組合わせ４０の中に、“１
１”の組合わせが予約されている。この“１１″の組合
わせをこの実施例ではスキャンデータの識別用に登録す
る。この結果、受信したデータが、スキャンデータであ
るかメツセージデータであるかを、受信開始後の半い段
階で識別でき、伝送制御回路１にそれぞれデータを正当
なメモリエリアに転送させる。この処理の詳細を第４図
を用いて行う。

第４図は受信データ制御回路２５の詳細な構成を示すブ
ロック図である。受信データ判定１６回路４１が第２図
で述べたスキャンデータをＤＴＥ−ＤＣＥインタフェー
スＳ１から受信すると、フレーム中のフレームコントロ
ール（ＦＣ）　２９を第３図で述べた手順に従って識別
し、最終の受信データＦＤのポインタ等を持つプライベ
ートエリア回路４２にデータ判別信号Ｓ１５を出力する
。データ判別信号Ｓ１５には、受信を開始したデータが
スキャンデータかメツセージデータかの区別と、禎３図
に示したプライオリティの情報が含まれている。プライ
ベートエリア回路４２では、第５図に示した最終受信Ｆ
Ｄのポインタと、ＦＲＥＥ　ＰＤ　ＰＯＯＬＰＯＩ　Ｎ
ＴＥＲと、ＦＲＥＥ　ＢＤ　ＰＯＯＬ　ＰＯＩＮＴＥＲ
とを保Ｈしている。データ判別信号がスキャンデータを
示している場合には、前記最終受信ＦＤのポインタのみ
を使用する。伝送制御回路１はアドレスバス（ＡＤＨ）
Ｓ６、データバス（ＤＡＴＡ）　Ｓ　７、制御バ、Ｚ、
　（ＣＴＬ）Ｓ８、およびチップセレクト信号（Ｃ３）
　Ｓ　９により、プライベートエリア回路４２のＦＲＥ
Ｅ　ＰＤ　ＰＯＯＬＰＯＩ　ＮＴＥＲとＦＲＥＥ　ＢＤ
　ＰＯＯＬ　ＰＯＩＮＴＥＲとを読出し、スキャンデー
タ受信の場合にはディスクリブタバッファ４３に存在す
るデータバッファにスキャンデータのフレームコントロ
ール（ＰＣ）　２９〜スキヤンデータ（ＳＣＡＮ　ＤＡ
ＴＡ）　３７までを転送する。このスキャンデータ受信
時に、使用されるテンポラリバッファとしてのディスク
リブタバッファ４３は３組あるが、どれを使用するかは
、受信データ判定回路４１から出力されるディスクリブ
タ選択信号Ｓ１６〜Ｓ１８により選択される。ディスク
リブタバッファ４３のデータバッファには、スキャンデ
ータが第６図に示した状態で格納される。スキャンデー
タ転送終了時に伝送制御回路１はプライベートエリア回
路４２の該当プライオリティの最終データＦＤポインタ
の更新処理を行う。この更新処理動作をプライベートエ
リア回路４２が検出すると、受信データ判定回路４１に
スキャンデータ転送終了信号３１．９を出力する。また
、これと同時に、スキャンデータ用ＦＲＥＥ　ＦＤ　Ｐ
ｏｏｌ　ＰＯＩＮＴＩミ１？、ＦＲＥＥ　ＢＤ　ＰＯＯ
Ｌ　ＰＯＩＮＴＥＩ？を残りの２個のティスフリプタバ
ッファ４３のうち、次のアクセス番号がきているティス
フリプタバッファ４３のＦＤ、ＢＤのアドレスに変更す
る。受信データ判定回路４１は、スキャンデータ転送終
了信号５１９を受けると、禁止信号（ＩＮＩＩ）　Ｓ　
１０をイナクティブにして、伝送制御回路１がコモンメ
モリ２をアクセスすることを可能にすると同時に、ダイ
レクトアクセス回路４４に対してスキャンデータ転送要
求信号Ｓ２０を出力する。このスキャンデータ転送要求
信号Ｓ２０には、スキャンデータを格納したティスフリ
プタバッファ４３の識別信号が含まれる。

この信号Ｓ２０を受けた後、ＤＭＡ４４は、該当するテ
ィスフリプタバッファ４３をアクセスする内部制御信号
８２１〜３２３を選択出力と同時に、データバッファを
アクセスするための内部アドレスバスＳ２４上にアドレ
ス信号を出すとノ（に、スキャンデータ転送データバス
Ｓ１２上に不要なデータが出力されないようゲート回路
４５にデータスルー禁止信号Ｓ２６を出力する。また、
内部データバスＳ２５を介して、第６図に示したスキャ
ンデータワード長（Ｗｎ）３５と、スキャンデータロケ
ーションアドレス（ＬＡＤＲ）　３６をバ・ソファから
読出す。このスキャンデータロケーションアドレス（Ｌ
へＤ［？）３６はコモンメモリ２上のスキャンデータ転
送先アドレスの５１算に用いられ、スキャンデータワー
ド長（Ｗｎ）　３５はＤＭＡ４４内部の転送ワードカウ
ンタに転送ワード数を設定するのに用いられる。

以上の処理が終了した後、ＤＭＡ４４はコモンメモリ２
のスキャンデータエリアに対してスキャンデータの転送
をスキャンデータ転送データノ（ス（ＳＤＡＴＡ）　Ｓ
　１２、スキャンデータ転送アドレスｌ＜ス（ＳＡＤＲ
）　８１３　、スキャンデータ転送コントロールバス（
ＳＣＴＬ）　Ｓ　１４を用いて行う。

一方、メツセージデータを受信した場合には、受信デー
タ判定回路４１がコモンメモリ書込み禁止信号（ＩＩＪ
Ｉ（）　Ｓ　１０をアクティブにするため、伝送制御回
路１がコモンメモリ２上に存７Ｅするメ・ソセージデー
タ用ＰＩ？ＥＩＥ　ＦＤ　ＰＯＯＬ　ＰＯＩＮＴＥＲ，
Ｆｌ？ＥＩＥ　１３０ＰＯＯＬ　ＰＯＩＮＴＥＲを読出
させ、受信したメ・ソセージデータをコモンメモリ２に
転送できる。このメツセージデータ受信時に使用するＦ
Ｄ、ＢＤはコモンメモリ２のメツセージメモリに存在し
、これが装置内に存在するマイクロプロセッサにより管
理される。

なお上記実施例では、ＩＥＥＥ８０２．４のフレームフ
ォーマットのＦＣに独自のビットパターンを設けて、ス
キャンデータのＩＩ＋別に使用しているが、ＦＣが存在
しないＩＥＥＥ８０２．３のフレームフォーマットでは
ＤＡの一部を独自のパターンにして、受信データ判定回
路で判定させることにより、上記実施例と同様の処理が
可能である。

〔発明の効果〕

以上の説明によって明らかなように、この発明によれば
、伝送制御回路と並列に動作する受信データ制御回路が
、受信したデータから、スキャンデータかメツセージデ
ータかを識別し、伝送制御回路が参照する受信データバ
ッファポインタを意図的に変更することにより、高速の
受信処理を可能にし、ＦＤＤＩ等に見られる高速データ
交換にも追従可能なデータ伝送装置を提供することがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
および第３図は同実施例の動作を説明するためのフレー
ムフォーマット、第４図は同実施例の主要素の詳細な構
成を示すブロック図、第５国は同実施例の主要素のポイ
ンタ構成を示す説明図、第６図は同実施例の主要素のデ
ータ格納状態図、第７図は従来のデータ伝送装置の構成
を示すブロック図、第８図は同装置のデータ処理状態を
説明するための説明図である。１・・・伝送制御回路、２・・・コモンメモリ、３・・
・デュアルポートメモリ、５，８・・・マイクロプロセ
ッサ、６．９・・・内部メモリ、２５・・・受信データ
制御回路、４１・・・受信データ判定回路、４２・・・
プライベートエリア回路、４３・・・ディスクリブタバ
ッファ、４４・・ダイレクトアクセス回路。

Claims

【特許請求の範囲】

伝送データをディジタルデータに変換するモデム部また
はデコード部に接続される伝送制御回路が、処理時間の
大幅に異なるスキャンデータおよびメッセージデータを
含む受信データを受取ってメモリに格納し、これらのデ
ータをマイクロプロセッサが読出して処理し、処理デー
タを他のアプリケーション処理に渡すと共に、このアプ
リケーション処理のデータ送信要求に応じて前記伝送制
御回路に送信するデータ伝送装置において、前記伝送制
御回路と並列的に受信データを受取り、スキャンデータ
を受信したか、メッセージデータを受信したかを判定す
る受信データ判定回路と、スキャンデータを一時的に格
納するテンポラリバッファと、最新の前記受信データを
格納しているメモリの番地を指すポインタおよび現在以
降の受信データを格納するために準備されたメモリの番
地を指すポインタを保有し、前記受信データ判定回路が
スキャンデータ受信と判定したとき前記ポインタを前記
テンポラリバッファ側に、メッセージデータ受信と判定
したとき前記ポインタを前記メモリのメッセージデータ
専用メモリ側に切替えるプライベートエリア回路と、前
記テンポラリバッファに格納されたスキャンデータを、
前記メモリのスキャンデータ専用メモリに転送するダイ
レクトアクセス回路とを含んでなる受信データ制御回路
を備えたことを特徴とするデータ伝送装置。