JPS60158643A - 絶縁分離方法 - Google Patents
絶縁分離方法Info
- Publication number
- JPS60158643A JPS60158643A JP1192784A JP1192784A JPS60158643A JP S60158643 A JPS60158643 A JP S60158643A JP 1192784 A JP1192784 A JP 1192784A JP 1192784 A JP1192784 A JP 1192784A JP S60158643 A JPS60158643 A JP S60158643A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- oxide
- substrate
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、絶縁分離方法に係り、特に基板表面に形成さ
れた溝の中を絶縁膜で完全に埋め込むのに好適な絶縁分
離方法に関する。
れた溝の中を絶縁膜で完全に埋め込むのに好適な絶縁分
離方法に関する。
従来、基板表面に堀られた溝を絶縁膜で埋め込む方法と
してＣＶＤ （化学気相成長）法により５ｉＯｚ（二酸
化ケイ素）膜などの絶縁物を溝幅の半分以上の厚さに堆
積させた後、全面平坦化エッチによって基板表面の絶縁
物を除去し、溝内にのみ絶縁物を残存させることが検討
されている。
してＣＶＤ （化学気相成長）法により５ｉＯｚ（二酸
化ケイ素）膜などの絶縁物を溝幅の半分以上の厚さに堆
積させた後、全面平坦化エッチによって基板表面の絶縁
物を除去し、溝内にのみ絶縁物を残存させることが検討
されている。
しかし、上記方法では溝の側壁から堆積成長してくる絶
縁膜の接触する部分の膜質が悪いため、全面平坦化エッ
チ時にその接触部分が急激にエッチされてしまい大きな
凹みが生じ、完全な絶縁膜埋め込みを実現することがで
きなかった。
縁膜の接触する部分の膜質が悪いため、全面平坦化エッ
チ時にその接触部分が急激にエッチされてしまい大きな
凹みが生じ、完全な絶縁膜埋め込みを実現することがで
きなかった。
本発明の目的は絶縁膜による溝の埋め込みを完全に行な
うことによって集積度の高い半導体ＬＳＩを歩留りより
製造できる絶縁分離法を提供することにある。
うことによって集積度の高い半導体ＬＳＩを歩留りより
製造できる絶縁分離法を提供することにある。
溝の中を絶縁物で完全に埋め込む基本的な方法としては
■ 液状の物質を塗布して固化させた後、全面平坦化エ
ッチによって基板表面に堆積している膜厚分を除去し、
溝内にのみ絶縁物を残存させる。
ッチによって基板表面に堆積している膜厚分を除去し、
溝内にのみ絶縁物を残存させる。
■ 溝内部にのみ選択的に絶縁物を成長させる。
ことがあげられる。しかし、現状技術では■の方法を実
現し得る材料が得られない。また■の方法においても絶
縁物を直接選択的に成長させる手段がないため、いずれ
の方法も実現できない。
現し得る材料が得られない。また■の方法においても絶
縁物を直接選択的に成長させる手段がないため、いずれ
の方法も実現できない。
最近、半導体の電極配線のひとつとしてＷ（タングステ
ン）が用いられつつあるが、そのＷをＣＶＤ法が形成す
るとＳｔ上にのみ堆積するという選択成長特性のあるこ
とが知られている。一方、そのＷの酸化特性を詳細に調
べたところ、第１図に示すようにＳｔのプロセスとして
低温といえる５００℃程度の温度で且つ空気中で３００
ｎｍの厚いタングステン酸化膜ＷＯ３を成長させること
のできることが判明した。これらの特徴、つまりＷの選
択成長特性と低温酸化特性を積極的に利用することによ
って溝内部にのみＷＯ３膜を選択的に成長させることが
できる。
ン）が用いられつつあるが、そのＷをＣＶＤ法が形成す
るとＳｔ上にのみ堆積するという選択成長特性のあるこ
とが知られている。一方、そのＷの酸化特性を詳細に調
べたところ、第１図に示すようにＳｔのプロセスとして
低温といえる５００℃程度の温度で且つ空気中で３００
ｎｍの厚いタングステン酸化膜ＷＯ３を成長させること
のできることが判明した。これらの特徴、つまりＷの選
択成長特性と低温酸化特性を積極的に利用することによ
って溝内部にのみＷＯ３膜を選択的に成長させることが
できる。
〔発明の実施例〕
以下、本発明の一実施例について第２図および第３図に
より説明する。第２図は溝の底から、および第３図は溝
の側壁からＷの酸化膜を成長させる方法をそれぞれ示し
ている。最初に第２図を用いて説明する。Ｐ型（１００
）Ｓｔ基板１上にＣＶＤ法によりＳｉＯ２膜２を成長さ
せ、写真食刻法により５ｉ０２膜２にパターンを形成す
る（ａ）。次いでパターン形成さｈた５ｉ０２膜２をマ
スクにしてドライエツチング法によりＳｉ基板１をエツ
チングして溝を形成する（ｂ）。しかる後、ＣＶＤ法に
よりＳｉＯ２膜２を５０ｎｍの厚さに全面に堆積する。
より説明する。第２図は溝の底から、および第３図は溝
の側壁からＷの酸化膜を成長させる方法をそれぞれ示し
ている。最初に第２図を用いて説明する。Ｐ型（１００
）Ｓｔ基板１上にＣＶＤ法によりＳｉＯ２膜２を成長さ
せ、写真食刻法により５ｉ０２膜２にパターンを形成す
る（ａ）。次いでパターン形成さｈた５ｉ０２膜２をマ
スクにしてドライエツチング法によりＳｉ基板１をエツ
チングして溝を形成する（ｂ）。しかる後、ＣＶＤ法に
よりＳｉＯ２膜２を５０ｎｍの厚さに全面に堆積する。
その後、イオン打ち込み法によりボロンイオンを溝底部
に打つ込み、１０００℃で１０分間熱処理を行ないチャ
ネルストッパー用のＰ型半導体層を形成する（Ｃ）。し
かる後、ドライエツチング法によりＳｉＯ２膜ｌを全面
エッチし、溝底部のみＳｔ基板ｌを露出させる（ｄ）。
に打つ込み、１０００℃で１０分間熱処理を行ないチャ
ネルストッパー用のＰ型半導体層を形成する（Ｃ）。し
かる後、ドライエツチング法によりＳｉＯ２膜ｌを全面
エッチし、溝底部のみＳｔ基板ｌを露出させる（ｄ）。
次いでＷＦ６ （六弗化タングステン）とＨ２（水素）
の混合ガスを用い８０Ｐａ、４５０℃の雰囲気でＣＶＤ
法によりＷ３を成長させる。この時ＷはＳｉが露出して
いる溝底部にのみ成長する（、）。次いで５００℃の０
２ （酸素）雰囲気中で熱処理し。
の混合ガスを用い８０Ｐａ、４５０℃の雰囲気でＣＶＤ
法によりＷ３を成長させる。この時ＷはＳｉが露出して
いる溝底部にのみ成長する（、）。次いで５００℃の０
２ （酸素）雰囲気中で熱処理し。
Ｗを全てＷ酸化膜に変換し溝内部を完全に埋め込む（ｆ
）。Ｗが酸化膜に変化する時の体積変換率は約３である
。つまり１１００ｎ厚のＷを全て酸化膜に変換した時の
酸化膜厚は３００ ｒｉ ｍとなる。
）。Ｗが酸化膜に変化する時の体積変換率は約３である
。つまり１１００ｎ厚のＷを全て酸化膜に変換した時の
酸化膜厚は３００ ｒｉ ｍとなる。
従って溝内を完全に埋めるためには溝の深さの３分の１
の厚さのＷを形成する必要がある。
の厚さのＷを形成する必要がある。
次に実施例の第二について第３図により説明する。第２
図（ｃ）まで同じ工程を通した後、１５ｎ ｍ厚のＰｏ
１ｙ−５ｉ （多結晶５ｉ）５を全面堆積する（ａ）。
図（ｃ）まで同じ工程を通した後、１５ｎ ｍ厚のＰｏ
１ｙ−５ｉ （多結晶５ｉ）５を全面堆積する（ａ）。
その後ドライエツチング法によりＰｏ１ｙ −５ｉ５を
全面エッチする（ｂ）。その結果、溝の側壁にのみＰｏ
１ｙ −Ｓｉが残存し、溝底部および基板表面のＰｏ１
ｙ−５ｉはエツチング除去される。その後、第２図で説
明した方法によりＷ３を側壁にのみ成長させ（Ｃ）、さ
らに酸化して溝の内部を酸化物で埋め込む（ｄ）。
全面エッチする（ｂ）。その結果、溝の側壁にのみＰｏ
１ｙ −Ｓｉが残存し、溝底部および基板表面のＰｏ１
ｙ−５ｉはエツチング除去される。その後、第２図で説
明した方法によりＷ３を側壁にのみ成長させ（Ｃ）、さ
らに酸化して溝の内部を酸化物で埋め込む（ｄ）。
本方法を例えばバイポーラＬＳＩに適用する場合には、
埋め込み拡散層の形成、エピタキシャル層の形成、コレ
クタ、ベース、エミッタ各領域の形成等高温熱処理を必
要とする工程を終了した段階で上記実施例を適用した絶
縁分離領域を形成した後通常の方法により金属配線工程
を行なう。
埋め込み拡散層の形成、エピタキシャル層の形成、コレ
クタ、ベース、エミッタ各領域の形成等高温熱処理を必
要とする工程を終了した段階で上記実施例を適用した絶
縁分離領域を形成した後通常の方法により金属配線工程
を行なう。
本実施例によれば溝内部に選択的に酸化物を形成し埋め
込むことができるので従来方法のように全面平坦化エッ
チが不必要となり、従って溝中央部における深い溝の発
生を抑止できる効果がある。
込むことができるので従来方法のように全面平坦化エッ
チが不必要となり、従って溝中央部における深い溝の発
生を抑止できる効果がある。
また、酸化物形成時の温度が５００℃と低いことから既
にＳｉ基板中に導入さねている不純物の再分布に対して
何ら影響を与えることがない。
にＳｉ基板中に導入さねている不純物の再分布に対して
何ら影響を与えることがない。
本発明によれば、溝の内部を酸化物で完全に埋め込んだ
構造の絶縁分離が可能となるので、従来のアイソプレー
ナ法による絶縁分離方式に比べ、約２倍ＬＳＩの集積度
の向上を図ることができる。
構造の絶縁分離が可能となるので、従来のアイソプレー
ナ法による絶縁分離方式に比べ、約２倍ＬＳＩの集積度
の向上を図ることができる。
第１図はＷの酸化における温度一時間−膜厚の関係を示
した曲線図、第２図および第３図は本発明の詳細な説明
するための工程図である。 ｌ・・・Ｓｉ基板、２・・・５ｉ０２膜、３・・・Ｗ、
４・・・Ｗ第 ／ 囚 一酸化時間 （分）
した曲線図、第２図および第３図は本発明の詳細な説明
するための工程図である。 ｌ・・・Ｓｉ基板、２・・・５ｉ０２膜、３・・・Ｗ、
４・・・Ｗ第 ／ 囚 一酸化時間 （分）
Claims (1)
- ■、基板に設けた溝内を絶縁物で埋め込み、各素子間を
絶縁分離する方法において、溝内を埋め込む該絶縁物が
タングステンやモリブデンなどの金属の酸化物であるか
、あるいはそれらの金属酸化物と二酸化ケイ素、窒素シ
リコン膜との二層あるいは三層膜であることを特徴とす
る絶縁分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192784A JPS60158643A (ja) | 1984-01-27 | 1984-01-27 | 絶縁分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1192784A JPS60158643A (ja) | 1984-01-27 | 1984-01-27 | 絶縁分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60158643A true JPS60158643A (ja) | 1985-08-20 |
Family
ID=11791308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1192784A Pending JPS60158643A (ja) | 1984-01-27 | 1984-01-27 | 絶縁分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60158643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190067933A (ko) * | 2016-11-03 | 2019-06-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 패터닝을 위한 막들의 증착 및 처리 |
-
1984
- 1984-01-27 JP JP1192784A patent/JPS60158643A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190067933A (ko) * | 2016-11-03 | 2019-06-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 패터닝을 위한 막들의 증착 및 처리 |
| CN109923661A (zh) * | 2016-11-03 | 2019-06-21 | 应用材料公司 | 用于图案化的膜的沉积与处理 |
| JP2019534384A (ja) * | 2016-11-03 | 2019-11-28 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | パターニングのための膜の堆積及び処理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4211582A (en) | Process for making large area isolation trenches utilizing a two-step selective etching technique | |
| US4104090A (en) | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation | |
| US4462847A (en) | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition | |
| JP4021593B2 (ja) | 半導体装置およびその製造方法 | |
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| EP0098374A2 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
| JPH04211121A (ja) | 半導体装置及びその製造方法 | |
| KR900008387B1 (ko) | 반도체장치 제조방법 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| KR890004973B1 (ko) | 자기정합된 바이폴라트랜지스터의 제조방법 | |
| JPH01287942A (ja) | 多孔性歪み層を有する半導体構造とｓｏｉ半導体構造の製造方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPS60158643A (ja) | 絶縁分離方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPS61296767A (ja) | 半導体装置の製造方法 | |
| JPS6119118A (ja) | 半導体基板の製造方法 | |
| JPS6155250B2 (ja) | ||
| JP2530672B2 (ja) | 半導体装置の製造方法 | |
| JPS6222453A (ja) | 素子分離領域の形成方法 | |
| JPH05114646A (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 |