JPS60146511A - 高速乗算デジタル・アナログ変換器 - Google Patents
高速乗算デジタル・アナログ変換器Info
- Publication number
- JPS60146511A JPS60146511A JP59264374A JP26437484A JPS60146511A JP S60146511 A JPS60146511 A JP S60146511A JP 59264374 A JP59264374 A JP 59264374A JP 26437484 A JP26437484 A JP 26437484A JP S60146511 A JPS60146511 A JP S60146511A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- voltage
- current
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ入力信号に対する利得をデジタル入力
信号で制御する増巾器、即ちアナログ入力信号とデジタ
ル入力信号の積に対応するアナログ出力信号を発生する
高速乗算デジタル・アナログ変換器に関する。
信号で制御する増巾器、即ちアナログ入力信号とデジタ
ル入力信号の積に対応するアナログ出力信号を発生する
高速乗算デジタル・アナログ変換器に関する。
従来の高速乗算デジタル・アナログ（Ｄ／Ａ）変換器で
は、入力信号の真の零値が出力信号の真の零にならなか
った。よって、直流オフセットを変更することなく増巾
器の利得を変更できなかった。カラーＣＲＴの自動コン
バージェンス回路の場合、例えばスクリーンをブランク
し、変更し、そして再表示すべきでないように、これら
変更は実時間で行なわなければならないので、直流オフ
セットを変更することなく増巾器の利得を変更をできな
いことは特に問題であった。なお、自動コンバージェン
ス回路では３つのカラー・ビームを動的に変更して表示
を行なっている。
は、入力信号の真の零値が出力信号の真の零にならなか
った。よって、直流オフセットを変更することなく増巾
器の利得を変更できなかった。カラーＣＲＴの自動コン
バージェンス回路の場合、例えばスクリーンをブランク
し、変更し、そして再表示すべきでないように、これら
変更は実時間で行なわなければならないので、直流オフ
セットを変更することなく増巾器の利得を変更をできな
いことは特に問題であった。なお、自動コンバージェン
ス回路では３つのカラー・ビームを動的に変更して表示
を行なっている。
一般に、作来の乗算Ｄ／Ａ変換器は、自動コンバージェ
ンス回路に適用できる程高速ではなく、また真の零入力
により真の零出力を発生できなかった。よつ【、直流オ
フセットを変化せずに利得を変化できず、また所望の変
更を充分高速に行なえなかったので、表示の変更中、こ
の表示の品質が低下した。これは表示が高速になるに従
い、一層問題化した。
ンス回路に適用できる程高速ではなく、また真の零入力
により真の零出力を発生できなかった。よつ【、直流オ
フセットを変化せずに利得を変化できず、また所望の変
更を充分高速に行なえなかったので、表示の変更中、こ
の表示の品質が低下した。これは表示が高速になるに従
い、一層問題化した。
〔問題点を解決するための手段及び作用〕本発明によれ
ば、例えば８ビツトのデジタル・ワードが４象限乗算器
（米国特許第３，６８９，７５２号のキルバートのゲイ
ン・セルに類似）を制御する。
ば、例えば８ビツトのデジタル・ワードが４象限乗算器
（米国特許第３，６８９，７５２号のキルバートのゲイ
ン・セルに類似）を制御する。
交流入力が零のとき、この８ビツトのデジタル・ワード
を変更して利得を変化させる。本発明においては、真の
零入力が真の零出力を発生するので、出力の直流オフセ
ットは変化しない。
を変更して利得を変化させる。本発明においては、真の
零入力が真の零出力を発生するので、出力の直流オフセ
ットは変化しない。
また、差動入力電圧を差動電流に変換するが、この差動
電流は、差動出力信号を発生する高速４象限乗算器の入
力である。直流オフセット及び乗算器の利得は、８ビツ
トのデジタル・ワードに応答するＤ／Ａ変換回路及び基
準電流により独立に制御する。また、この実施例ではア
ナログ・スループット速度がＤ／Ａ変換器の速度と独立
しているので、アナログ・スループットの速度を改心す
る。
電流は、差動出力信号を発生する高速４象限乗算器の入
力である。直流オフセット及び乗算器の利得は、８ビツ
トのデジタル・ワードに応答するＤ／Ａ変換回路及び基
準電流により独立に制御する。また、この実施例ではア
ナログ・スループット速度がＤ／Ａ変換器の速度と独立
しているので、アナログ・スループットの速度を改心す
る。
図は本発明の好適な一実施例による乗算Ｄ／Ａ変換器の
回路図である。ダイオード（１１５）のカソードの電圧
と抵抗器（１０５）及び（１０７）を夫々流れる電流に
よりトランジスタ（１１３）及び（ｉｉｉ）をバイアス
する。
回路図である。ダイオード（１１５）のカソードの電圧
と抵抗器（１０５）及び（１０７）を夫々流れる電流に
よりトランジスタ（１１３）及び（ｉｉｉ）をバイアス
する。
ダイオード（１１５）は、抵抗器（１０５）及び（１０
７）の電圧降下を一定にして、トランジスタ（１１１）
及び（１１３）のエミッタ・ベース接合の温度補償を行
なう。よってトランジスタ（１１３）及び（１１１）の
エミッタを流れる電流はつり合っているので、トランジ
スタ（１１１）及び（１１３）のエミッタ・ベース接合
のつり合いの範囲内で、高精度の温度補償を行なえる。
７）の電圧降下を一定にして、トランジスタ（１１１）
及び（１１３）のエミッタ・ベース接合の温度補償を行
なう。よってトランジスタ（１１３）及び（１１１）の
エミッタを流れる電流はつり合っているので、トランジ
スタ（１１１）及び（１１３）のエミッタ・ベース接合
のつり合いの範囲内で、高精度の温度補償を行なえる。
更に、トランジスタ（１１１）及び（１１３）のベース
・エミッタ接合電圧がつり合うようにこれらトランジス
タを選択する。
・エミッタ接合電圧がつり合うようにこれらトランジス
タを選択する。
トランジスタ（１１３）及び（ｔｉｉ）には本質的に同
じ電流が流れるので、トランジスタ（１１９）及び（１
２３）にて本質的に同じ電流が流れる。トランジスタ（
１１９）及び（１２３）のエミッタ・ベース接合もつり
合っている。
じ電流が流れるので、トランジスタ（１１９）及び（１
２３）にて本質的に同じ電流が流れる。トランジスタ（
１１９）及び（１２３）のエミッタ・ベース接合もつり
合っている。
トランジスタ（１２３）及び（１１９）からの電流をダ
イオード接合としてのダイオード（１２５）及び（１２
９）に夫々供給する。これら電流は等しいので、これら
ダイオードの電圧降下も等しい。よって、トランジスタ
（１３３）及び（１５３）のベースに供給されるライン
（１３４）の電圧は、トランジスタ（１３７）及び（１
５１）のベースに供給されるライン（１３のの電圧に等
しい。トランジスタ（１３３） 、（１３７） 、 （
１５１）及び（１５３）はつり合っており、抵抗器（１
３５）及び（１５９）を流れる電流が等しく、トランジ
スタ（１３３）及び（１３７）のエミッタ接合の電圧並
びにトランジスタ（１５１）及び（１５３）のエミッタ
接合の電圧も等しい。よって、ライン（１６３）の信号
十ＯＵＴ及びライン（１６５）の信号−０ＵＴ間の差動
電圧は零である。°トランジスタ（１３３） 、 （１
３７） 、 （１５１）及び（１５３）は抵抗器（１３
５）及び（１５９）と共にギルバートのゲイン・セルを
構成する。
イオード接合としてのダイオード（１２５）及び（１２
９）に夫々供給する。これら電流は等しいので、これら
ダイオードの電圧降下も等しい。よって、トランジスタ
（１３３）及び（１５３）のベースに供給されるライン
（１３４）の電圧は、トランジスタ（１３７）及び（１
５１）のベースに供給されるライン（１３のの電圧に等
しい。トランジスタ（１３３） 、（１３７） 、 （
１５１）及び（１５３）はつり合っており、抵抗器（１
３５）及び（１５９）を流れる電流が等しく、トランジ
スタ（１３３）及び（１３７）のエミッタ接合の電圧並
びにトランジスタ（１５１）及び（１５３）のエミッタ
接合の電圧も等しい。よって、ライン（１６３）の信号
十ＯＵＴ及びライン（１６５）の信号−０ＵＴ間の差動
電圧は零である。°トランジスタ（１３３） 、 （１
３７） 、 （１５１）及び（１５３）は抵抗器（１３
５）及び（１５９）と共にギルバートのゲイン・セルを
構成する。
ライン（１０１）の信号十ＩＮ及びライン（１０９）の
信号−ＩＮ間の差動電圧により、ライン（１６３）の信
号＋ＯＵＴ及びライン（１６５）の信号−００７間に比
例差動出力電圧が生じる。ライン（ｉｏｉ）の信号十Ｉ
Ｎ及びライン（１０９）の信号−ＩＮ間の差動電圧が零
ならば、ライン（１６３）の信号＋ＯＵＴ及びライ：ｙ
（１６５）の信号−０ＵＴ間の差動電圧も零である。
信号−ＩＮ間の差動電圧により、ライン（１６３）の信
号＋ＯＵＴ及びライン（１６５）の信号−００７間に比
例差動出力電圧が生じる。ライン（ｉｏｉ）の信号十Ｉ
Ｎ及びライン（１０９）の信号−ＩＮ間の差動電圧が零
ならば、ライン（１６３）の信号＋ＯＵＴ及びライ：ｙ
（１６５）の信号−０ＵＴ間の差動電圧も零である。
これは、ライン（１４６）及び（１４７）に流れるＤ／
Ａ変換回路（ＤＡＣ） （１４５）からの出力電流を無
視している。ライン（１４６）及び（１４７）に流れる
電流はライン（１６３）及び（１６５）の信号の直流電
圧オフセット値を制御するが、これら２信号間の差動電
圧を変化させない。
Ａ変換回路（ＤＡＣ） （１４５）からの出力電流を無
視している。ライン（１４６）及び（１４７）に流れる
電流はライン（１６３）及び（１６５）の信号の直流電
圧オフセット値を制御するが、これら２信号間の差動電
圧を変化させない。
トランジスタ（１１９）及び（１２３）が等しい電流を
発生し、ダイオード（１２５）及び（１２９）がつり合
っている限リ、ライン（１６３）及び（１６５）の夫々
の信号＋ＯＵＴ及び−０ＵＴの差動出力電圧は零なので
、ダイオード（１２５）及び（１２９）の電圧降下は等
しい。よって、トランジスタ（１３３） 、（１３７）
、 （１５１）及び（１５３）のペースはこれら等し
い電圧になる。トランジスタ（１３７）及び（１５１）
のペースの電圧がトランジスタ（１３３）及び（１５３
）のペースの電圧に等しければ、抵抗器（１３５）及び
（１５９）を流れる電流も等しく、ライン（１６３）及
び（１６５）の電圧も等しい。これは、ライン（１４６
）及び（１４７）を流れるＤ／Ａ変換回路（１４５）か
らの電流に関係がない。これは、ライン（１４７）の任
意の電流変化がトランジスタ（１５１）及び（１５３）
のコレクタに等しく反映するからである。同様に、ライ
ン（１４６）の任意の電流変化がトランジスタ（１３３
）及び（１３７）のコレクタに等しく反映する。この相
補的構成により同相電圧は変化しないが、ライン（１６
３）及び（１６５）の両電圧信号十ＯＵＴ及び−０ＵＴ
用の直流出力電圧は、ライン（１４の及び（１４７）の
Ｄ／Ａ変換回路（１４５）からの電流のシフトに応じて
正又は負方向に一緒に変化する。
発生し、ダイオード（１２５）及び（１２９）がつり合
っている限リ、ライン（１６３）及び（１６５）の夫々
の信号＋ＯＵＴ及び−０ＵＴの差動出力電圧は零なので
、ダイオード（１２５）及び（１２９）の電圧降下は等
しい。よって、トランジスタ（１３３） 、（１３７）
、 （１５１）及び（１５３）のペースはこれら等し
い電圧になる。トランジスタ（１３７）及び（１５１）
のペースの電圧がトランジスタ（１３３）及び（１５３
）のペースの電圧に等しければ、抵抗器（１３５）及び
（１５９）を流れる電流も等しく、ライン（１６３）及
び（１６５）の電圧も等しい。これは、ライン（１４６
）及び（１４７）を流れるＤ／Ａ変換回路（１４５）か
らの電流に関係がない。これは、ライン（１４７）の任
意の電流変化がトランジスタ（１５１）及び（１５３）
のコレクタに等しく反映するからである。同様に、ライ
ン（１４６）の任意の電流変化がトランジスタ（１３３
）及び（１３７）のコレクタに等しく反映する。この相
補的構成により同相電圧は変化しないが、ライン（１６
３）及び（１６５）の両電圧信号十ＯＵＴ及び−０ＵＴ
用の直流出力電圧は、ライン（１４の及び（１４７）の
Ｄ／Ａ変換回路（１４５）からの電流のシフトに応じて
正又は負方向に一緒に変化する。
しかし、ライン（１６３）及び（１６５）の信号間の差
動電圧は変化しない。
動電圧は変化しない。
Ｄ／Ａ変換回路（１４５） （例えばアナログ・ディバ
イスズ社のＡＤ１４０８型ＩＣ）は相補電流源Ｄ／Ａ変
換回路である。ライン（１４７）に結合したマイナス←
）出力から電流が減ると、ライｙ （１４６）に結合し
たプラス（→出力に同じ量の電流が増える。同様にライ
ン（１４６）に結合したプラス出力からの電流出力が減
ると、ライン（１４７）に結合したマイナス出力に対応
した電流が増える。即ち、ライ２ （１４６）及び（１
４７）の電流の和はＤ／Ａ変換回路（１４５）の入力基
準電流に常に等しく、バス（１４９）を介して入力する
データ・ワードによりライン（１４の及び（１４７）へ
の電流の分配を決める。Ｄ／Ａ変換回路（１４５）の＋
ＲＥＦ及び−Ｒ−ＥＦ端子に接続された抵抗器（１３９
）及び（１４１）の値とバス電圧子■とにより、Ｄ／Ａ
変換回路（１４５）の分配する基準電流が決まる。トラ
ンジスタ（１３３）及び（１５１）のコレクタを共通接
続すると共に、トランジスタ（１３７）及び（１５３）
の；レクタも共通接続しているので、抵抗器（１３５）
及び（１５９）に流れる電流の和は変化しない。抵抗器
（１５３）を流れる電流の減少分は同時にトランジスタ
（１３７）を流れる電流増加分と一致するので、抵抗器
（１５９）を流れる正味の電流は変化しない。同様に、
トランジスタ（１３３）及び（１５１）のコレクタの結
合により、ライン（１４６）及び（１４７）の平衡した
電流変化にもかかわらず、抵抗器（１３５）に流れる電
流が相対的一定値に保たれる。更に、電圧＋ＩＮ及び−
工Ｎの値、並びにライン（１４６）及び（１４７）に分
配される基準電流に関係なく、抵抗器（１３５）及び（
１５９）の電流の和を一定に維持する。
イスズ社のＡＤ１４０８型ＩＣ）は相補電流源Ｄ／Ａ変
換回路である。ライン（１４７）に結合したマイナス←
）出力から電流が減ると、ライｙ （１４６）に結合し
たプラス（→出力に同じ量の電流が増える。同様にライ
ン（１４６）に結合したプラス出力からの電流出力が減
ると、ライン（１４７）に結合したマイナス出力に対応
した電流が増える。即ち、ライ２ （１４６）及び（１
４７）の電流の和はＤ／Ａ変換回路（１４５）の入力基
準電流に常に等しく、バス（１４９）を介して入力する
データ・ワードによりライン（１４の及び（１４７）へ
の電流の分配を決める。Ｄ／Ａ変換回路（１４５）の＋
ＲＥＦ及び−Ｒ−ＥＦ端子に接続された抵抗器（１３９
）及び（１４１）の値とバス電圧子■とにより、Ｄ／Ａ
変換回路（１４５）の分配する基準電流が決まる。トラ
ンジスタ（１３３）及び（１５１）のコレクタを共通接
続すると共に、トランジスタ（１３７）及び（１５３）
の；レクタも共通接続しているので、抵抗器（１３５）
及び（１５９）に流れる電流の和は変化しない。抵抗器
（１５３）を流れる電流の減少分は同時にトランジスタ
（１３７）を流れる電流増加分と一致するので、抵抗器
（１５９）を流れる正味の電流は変化しない。同様に、
トランジスタ（１３３）及び（１５１）のコレクタの結
合により、ライン（１４６）及び（１４７）の平衡した
電流変化にもかかわらず、抵抗器（１３５）に流れる電
流が相対的一定値に保たれる。更に、電圧＋ＩＮ及び−
工Ｎの値、並びにライン（１４６）及び（１４７）に分
配される基準電流に関係なく、抵抗器（１３５）及び（
１５９）の電流の和を一定に維持する。
ラインＱｏｌ）及び（１０９）の信号子ＩＮ及び−ＩＮ
間の差動電圧が変化すると、トランジスタ（１１９）及
び（１２３）のエミッタ電圧が比例して変化する。
間の差動電圧が変化すると、トランジスタ（１１９）及
び（１２３）のエミッタ電圧が比例して変化する。
ライン（１０１）の電圧子ＩＮが変化してライン（１０
９）の電圧−ＩＮよりも負になると、トランジスタ（１
１１）を流れる電流の一部は、抵抗器（１１７）、トラ
ンジスタ（１２３）及びダイオード（１２５）を介して
流れるので、少ない電流がダイオード（１２９）に流れ
る。ダイオード（１２５）及び（１２９）を流れる電流
の変化により、トランジスタ（１３７）及び（１５１）
のペース電圧が下り、トランジスタ（１３３）及び（１
５３）のベース電圧が対応して上る。よって、トランジ
スタ（１３３） 、 （１３７） 、（１５１）及び（
１５３）を流れる電流は差動的に変化し、抵抗器（１３
５）及び（１５９）に差動電流を流す。よって、ライン
（１０１）及び（１０９）の電圧信号子ＩＮ及び−ＩＮ
間の差動変化に応答して、ライン（１６３）及び（１６
５）の夫々の電圧信号＋ＯＵＴ及び−０ＵＴも差動的に
変化する。ダイオード（１２５）及び（１２９）並びに
ライン（１４６）及び（１４７）に流れる電流がそれら
の相対値を維持する限り、ライン（１６３）及び（１６
５）の夫々の電圧信号子ＯＵＴ及び−ＯＵＴも比例した
相対値を維持する。
９）の電圧−ＩＮよりも負になると、トランジスタ（１
１１）を流れる電流の一部は、抵抗器（１１７）、トラ
ンジスタ（１２３）及びダイオード（１２５）を介して
流れるので、少ない電流がダイオード（１２９）に流れ
る。ダイオード（１２５）及び（１２９）を流れる電流
の変化により、トランジスタ（１３７）及び（１５１）
のペース電圧が下り、トランジスタ（１３３）及び（１
５３）のベース電圧が対応して上る。よって、トランジ
スタ（１３３） 、 （１３７） 、（１５１）及び（
１５３）を流れる電流は差動的に変化し、抵抗器（１３
５）及び（１５９）に差動電流を流す。よって、ライン
（１０１）及び（１０９）の電圧信号子ＩＮ及び−ＩＮ
間の差動変化に応答して、ライン（１６３）及び（１６
５）の夫々の電圧信号＋ＯＵＴ及び−０ＵＴも差動的に
変化する。ダイオード（１２５）及び（１２９）並びに
ライン（１４６）及び（１４７）に流れる電流がそれら
の相対値を維持する限り、ライン（１６３）及び（１６
５）の夫々の電圧信号子ＯＵＴ及び−ＯＵＴも比例した
相対値を維持する。
代表的なり／Ａ変換回路（１４５）は２ｎのデジタル・
ワードを受け、基準電流をライン（１４６）及び（１４
７）間に分配するのを制御する。ライン（１４６）及び
（１４７）間の基準電流の分配が等しくなければ、差動
トランジスタ対（１３３） −（１３７）及び（１５１
） −（１５３）の一方が他方よりも大きな電流を扱う
。例えば Ｉ １４６ ＝ ２ Ｉ １４７ （１）ならば、トラ
ンジスタ（１３３）及び（１３７）に流れる総電流は、
トランジスタ（１５１）及び（１５３）に流れる総電流
の２倍である。ダイオード（１２５）及び（１２９）の
アノ−ド電圧が等しければ、電流Ｉ １４６及びＩ １
４７の変化により、ライン（１６３）及び（１６５）の
信号＋ＯＵＴ及び−〇−ＵＴの直流オフセット電圧のみ
が変化し、ライン（１６３）及び（１６５）間の差動電
圧は零であり、トランジスタ対（１３３） −（１３７
）及び（１５１） ＝（１５３）の各トランジスタは夫
々電流１１４６及び１１４７の５０％を通す。
ワードを受け、基準電流をライン（１４６）及び（１４
７）間に分配するのを制御する。ライン（１４６）及び
（１４７）間の基準電流の分配が等しくなければ、差動
トランジスタ対（１３３） −（１３７）及び（１５１
） −（１５３）の一方が他方よりも大きな電流を扱う
。例えば Ｉ １４６ ＝ ２ Ｉ １４７ （１）ならば、トラ
ンジスタ（１３３）及び（１３７）に流れる総電流は、
トランジスタ（１５１）及び（１５３）に流れる総電流
の２倍である。ダイオード（１２５）及び（１２９）の
アノ−ド電圧が等しければ、電流Ｉ １４６及びＩ １
４７の変化により、ライン（１６３）及び（１６５）の
信号＋ＯＵＴ及び−〇−ＵＴの直流オフセット電圧のみ
が変化し、ライン（１６３）及び（１６５）間の差動電
圧は零であり、トランジスタ対（１３３） −（１３７
）及び（１５１） ＝（１５３）の各トランジスタは夫
々電流１１４６及び１１４７の５０％を通す。
よって、抵抗器（１３５）及び（１５９）を流れる電流
は次のようになる。
は次のようになる。
ｌＲ１３５＝ＩＲ１５９＝０．５１１４６＋０．５１１
４７＝１．５１１４７ （２）なお、Ｉ １４６ ＝２
Ｉ １４７なのでＩＲＥＦ＝３１１４７である。
４７＝１．５１１４７ （２）なお、Ｉ １４６ ＝２
Ｉ １４７なのでＩＲＥＦ＝３１１４７である。
また
Ｉ １４６ ＝ ０．５ Ｉ １４７ （３１ならば
ｌＲ１３５＝ ｌＲ１５９苫０．５１１４６＋０．５１
１４７：０．７５１１４７ （４）であり、ＩＲＥＦ＝
１．５ Ｉ １４７となる。
１４７：０．７５１１４７ （４）であり、ＩＲＥＦ＝
１．５ Ｉ １４７となる。
しかし、Ｄ／Ａ変換回路（１４５）の出力電流が（１）
式の如く分配しなから差動電圧をライン（１０１）及び
（１０９）に供給すると、異なる結果になる。ライン（
１０１）及び（１０９）に供給された差動電圧が、各ト
ランジスタ対の７５％の電流をトランジスタ（１３３）
及び（１５３）に流すと仮定すると、 ｌＲ１３６言０．７５ Ｉ １４６ ＋０．２５ Ｉ
１４７ミ０．７５Ｘ２１１４７＋０．２５１１４７：１
．７５１１４７ （５）また ｌＲ１５９ミ０．２５１１４６＋０．７５１１４７ご０
．２５Ｘ２１１４７＋０．７５１１４７＝１．２５１１
４７ （６）となる。ここでＩ １４７ ”’ ２ Ｉ
１４７である。
式の如く分配しなから差動電圧をライン（１０１）及び
（１０９）に供給すると、異なる結果になる。ライン（
１０１）及び（１０９）に供給された差動電圧が、各ト
ランジスタ対の７５％の電流をトランジスタ（１３３）
及び（１５３）に流すと仮定すると、 ｌＲ１３６言０．７５ Ｉ １４６ ＋０．２５ Ｉ
１４７ミ０．７５Ｘ２１１４７＋０．２５１１４７：１
．７５１１４７ （５）また ｌＲ１５９ミ０．２５１１４６＋０．７５１１４７ご０
．２５Ｘ２１１４７＋０．７５１１４７＝１．２５１１
４７ （６）となる。ここでＩ １４７ ”’ ２ Ｉ
１４７である。
代りにＩ １４６ ＝ ０．５ Ｉ １４７とすると、
ｌＲ１３！１ ＝０．６２５ Ｉ １４７ （７］ｌＲ
１５９ご０．８７５ Ｉ １４７ （８）となる。最後
に、上述したライン（１０１）及び（１０９）の差動電
圧極性を反転すると、Ｉ １４６ ＝ ２ Ｉ １４７
でｌＲ１３５≧ｉ、 ２５ Ｉ １４７ （９）ＩＲｌ
ｓｓご１．７５ Ｉ １４７ となる。またＩ １４６ ＝０．５ Ｉ １４７でｌＲ
１３５言０．８７５ Ｉ １４ｔ、 ＱＯ）■ＲＩｇＧ
≧０．６２５１１４７ となる。
ｌＲ１３！１ ＝０．６２５ Ｉ １４７ （７］ｌＲ
１５９ご０．８７５ Ｉ １４７ （８）となる。最後
に、上述したライン（１０１）及び（１０９）の差動電
圧極性を反転すると、Ｉ １４６ ＝ ２ Ｉ １４７
でｌＲ１３５≧ｉ、 ２５ Ｉ １４７ （９）ＩＲｌ
ｓｓご１．７５ Ｉ １４７ となる。またＩ １４６ ＝０．５ Ｉ １４７でｌＲ
１３５言０．８７５ Ｉ １４ｔ、 ＱＯ）■ＲＩｇＧ
≧０．６２５１１４７ となる。
よって、ライン（１４６）及び（１４７）の電流分配又
は差動入力電圧の極性を反転することにより、ライン（
１６３）及び（１６５）の出力に反対の効果が現われ、
４象限乗算効果が得られる。
は差動入力電圧の極性を反転することにより、ライン（
１６３）及び（１６５）の出力に反対の効果が現われ、
４象限乗算効果が得られる。
トランジスタの指数又は対数特性により、この回路では
乗算を行なっている。トランジスタ対（１３３） −（
１３７）及び（１５１） −（１５３）の各々において
、電流■１４６又は１１４７が変化すると、差動ベース
電圧入力に応答して発生する差動出力が、電流工１４６
又は工１４７に比例して乗算される。トランジスタ対（
１３３）−（１３７）及び（１５１） −（１５３）の
各コレクタの交差結合により、４象限乗算を行なう。即
ち、種々の電流の対数の和により乗算を行なう。
乗算を行なっている。トランジスタ対（１３３） −（
１３７）及び（１５１） −（１５３）の各々において
、電流■１４６又は１１４７が変化すると、差動ベース
電圧入力に応答して発生する差動出力が、電流工１４６
又は工１４７に比例して乗算される。トランジスタ対（
１３３）−（１３７）及び（１５１） −（１５３）の
各コレクタの交差結合により、４象限乗算を行なう。即
ち、種々の電流の対数の和により乗算を行なう。
上述の如く本発明によれば、Ｄ／Ａ変換回路（１４５）
からの差動電流を第１及び第２トランジスタ（１３３）
及び（１３７）のエミッタの共通接続点並びに第３及び
第４トランジスタ（１５１）及び（１５３）のエミッタ
の共通接続点に供給しているので、デジタル入力信号の
値を変化させてアナログ入力信号に対する利得を変化さ
せても、アナログ出力信号の直流オフセットが変化する
ことがない。またアナログ・スループットはＤ／Ａ変換
回路と独立しているので、このアナログ・スループット
の速度を改善できる。
からの差動電流を第１及び第２トランジスタ（１３３）
及び（１３７）のエミッタの共通接続点並びに第３及び
第４トランジスタ（１５１）及び（１５３）のエミッタ
の共通接続点に供給しているので、デジタル入力信号の
値を変化させてアナログ入力信号に対する利得を変化さ
せても、アナログ出力信号の直流オフセットが変化する
ことがない。またアナログ・スループットはＤ／Ａ変換
回路と独立しているので、このアナログ・スループット
の速度を改善できる。
図は本発明の好適な一実施例の回路図である。
図において、（１２５）及び（１２９）はダイオード接
合、（１３３） 、（１３７） 、 （１５１）及び（
１５３）はトランジスタ、（１４５）はデジタル・アナ
ログ変換回路である。
合、（１３３） 、（１３７） 、 （１５１）及び（
１５３）はトランジスタ、（１４５）はデジタル・アナ
ログ変換回路である。
Claims (1)
- エミッタが共通接続された第１及び第２トランジスタと
、ベースが上記第２トランジスタのベースに接続されコ
レクタが上記第１トランジスタのコレクタに接続された
第３トランジスタと、エミッタが上記第３トランジスタ
のエミッタに接続されベースが上記第１トランジスタの
ベースに接続されコレクタが上記第２トランジスタのコ
レクタに接続された第４トランジスタと、上記第１及び
第２トランジスタのベースに夫々接続された第１及び第
２ダイオード接合と、上記第１及び第２トランジスタの
エミッタの共通接続点並びに上記第３及び第４トランジ
スタのエミッタの共通接続点にデジタル入力信号に応じ
た差動電流を供給するデジタル・アナログ変換回路と、
上記第１及び第４トランジスタのベースの共通接続点並
びに上記第２及び第３トランジスタのベースの共通接続
点にアナログ入力信号に応じた差動電流を供給する手段
とを具え、上記第１及び第３トランジスタのコレクタの
共通接続点並びに上記第２及び第４トランジスタのコレ
クタの共通接続点からアナログ出力信号を得ることを特
徴とする高速乗算デジタル・アナログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/561,400 US4563670A (en) | 1983-12-14 | 1983-12-14 | High speed multiplying digital to analog converter |
| US561400 | 1990-08-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60146511A true JPS60146511A (ja) | 1985-08-02 |
| JPH03925B2 JPH03925B2 (ja) | 1991-01-09 |
Family
ID=24241796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59264374A Granted JPS60146511A (ja) | 1983-12-14 | 1984-12-14 | 高速乗算デジタル・アナログ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4563670A (ja) |
| EP (1) | EP0145976A3 (ja) |
| JP (1) | JPS60146511A (ja) |
| CA (1) | CA1258535A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0356556B1 (de) * | 1988-08-31 | 1993-10-27 | Siemens Aktiengesellschaft | Multieingangs-Vier-Quadranten-Multiplizierer |
| US4922251A (en) * | 1988-11-30 | 1990-05-01 | American Telephone And Telegraph Company | Analog to digital interface circuit |
| US4906873A (en) * | 1989-01-12 | 1990-03-06 | The United States Of America As Represented By The Secretary Of The Navy | CMOS analog four-quadrant multiplier |
| US5128674A (en) * | 1991-03-28 | 1992-07-07 | Hughes Aircraft Company | Two quadrants high speed multiplying DAC |
| US5455582A (en) * | 1992-12-17 | 1995-10-03 | Ulsi Technology, Inc. | Digital to analog converter employing R-2R ladders with substituted shunt arms |
| FI96811C (fi) * | 1993-11-30 | 1996-08-26 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi |
| US5541597A (en) * | 1994-09-09 | 1996-07-30 | United Microelectronics Corp. | Digital/analog converter for compensation of DC offset |
| DE69426776T2 (de) * | 1994-12-27 | 2001-06-13 | St Microelectronics Srl | Analog-Multiplizierer mit niedrigem Verbrauch |
| US5835039A (en) * | 1996-06-13 | 1998-11-10 | Vtc Inc. | Self-biasing, low voltage, multiplying DAC |
| US5821810A (en) * | 1997-01-31 | 1998-10-13 | International Business Machines Corporation | Method and apparatus for trim adjustment of variable gain amplifier |
| US6259302B1 (en) * | 1998-10-22 | 2001-07-10 | National Semiconductor Corporation | Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing |
| WO2018047213A1 (en) | 2016-09-09 | 2018-03-15 | National Institute Of Advanced Industrial Science And Technology | Variable gain amplifier |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689752A (en) * | 1970-04-13 | 1972-09-05 | Tektronix Inc | Four-quadrant multiplier circuit |
| US4309693A (en) * | 1974-09-12 | 1982-01-05 | Analog Devices, Incorporated | Solid state digital to analog converter |
| US4017720A (en) * | 1975-12-04 | 1977-04-12 | Westinghouse Electric Corporation | Four quadrant analog by digital multiplier |
| US4092639A (en) * | 1976-01-06 | 1978-05-30 | Precision Monolithics, Inc. | Digital to analog converter with complementary true current outputs |
| US4126852A (en) * | 1977-04-15 | 1978-11-21 | General Electric Company | Multiplying digital to analog converter |
| DE2755827A1 (de) * | 1977-12-15 | 1979-06-21 | Philips Patentverwaltung | Schaltungsanordnung mit einem durch eine steuergleichspannung veraenderbaren frequenzgang |
| US4331929A (en) * | 1979-04-04 | 1982-05-25 | Nippon Gakki Seizo Kabushiki Kaisha | Gain-controlled amplifier |
| US4335356A (en) * | 1980-01-21 | 1982-06-15 | Tektronix, Inc. | Programmable two-quadrant transconductance amplifier |
| US4495470A (en) * | 1983-02-07 | 1985-01-22 | Tektronix, Inc. | Offset balancing method and apparatus for a DC amplifier |
-
1983
- 1983-12-14 US US06/561,400 patent/US4563670A/en not_active Expired - Fee Related
-
1984
- 1984-11-16 EP EP84113865A patent/EP0145976A3/en not_active Ceased
- 1984-12-11 CA CA000469791A patent/CA1258535A/en not_active Expired
- 1984-12-14 JP JP59264374A patent/JPS60146511A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4563670A (en) | 1986-01-07 |
| EP0145976A2 (en) | 1985-06-26 |
| EP0145976A3 (en) | 1988-06-08 |
| CA1258535A (en) | 1989-08-15 |
| JPH03925B2 (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60146511A (ja) | 高速乗算デジタル・アナログ変換器 | |
| JP2510996B2 (ja) | 単一利得緩衝増幅器 | |
| GB2050740A (en) | Signal-processing transistor circuitry with intrisic temperature insensitiivty | |
| JP2837080B2 (ja) | 乗算回路 | |
| JPH0544845B2 (ja) | ||
| JPH0646689B2 (ja) | 差動増幅回路 | |
| US3805092A (en) | Electronic analog multiplier | |
| US5926408A (en) | Bipolar multiplier with wide input voltage range using multitail cell | |
| AU712618B2 (en) | Bipolar multiplier using quadritail cell | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| US5796243A (en) | Current multiplier/divider circuit | |
| JP3022339B2 (ja) | マルチプライヤ | |
| JPH0137884B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2694945B2 (ja) | 電流量制御回路 | |
| JPH0544844B2 (ja) | ||
| JP2900879B2 (ja) | バイポーラ・マルチプライヤ | |
| JPS60117312A (ja) | 定電圧回路 | |
| JPS61144907A (ja) | 半導体回路装置 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPH03153113A (ja) | 可変利得増幅器 | |
| JPS5957508A (ja) | 可変電流増幅回路 | |
| JPH0476714A (ja) | 定電圧発生回路 | |
| JPS5921121A (ja) | 電圧比較回路 |