JPS60145661A - 制御型電子スイツチング装置 - Google Patents
制御型電子スイツチング装置Info
- Publication number
- JPS60145661A JPS60145661A JP59257275A JP25727584A JPS60145661A JP S60145661 A JPS60145661 A JP S60145661A JP 59257275 A JP59257275 A JP 59257275A JP 25727584 A JP25727584 A JP 25727584A JP S60145661 A JPS60145661 A JP S60145661A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- switch
- switching device
- layers
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 101100299614 Homo sapiens PTPN13 gene Proteins 0.000 description 3
- 101100352663 Mus musculus Pnp gene Proteins 0.000 description 3
- 101150069896 PNP1 gene Proteins 0.000 description 3
- 102100033014 Tyrosine-protein phosphatase non-receptor type 13 Human genes 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 102000004207 Neuropilin-1 Human genes 0.000 description 2
- 108090000772 Neuropilin-1 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003686 Davis oxidations reaction Methods 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241000917703 Leia Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の前傾
この発明は、外部から与えられる制御信号の状態に応答
して2つの相異なる状fll(オン状態およびオフ状I
’!!りの間にねlこって変化することが可能な、過渡
現象抑制用制御型電子スイッチング装置に関づる。
して2つの相異なる状fll(オン状態およびオフ状I
’!!りの間にねlこって変化することが可能な、過渡
現象抑制用制御型電子スイッチング装置に関づる。
このような装置は電流または電圧からの保護の分野、た
とえば、電話回線などにおいていくつかの応用を有して
いる。
とえば、電話回線などにおいていくつかの応用を有して
いる。
2つのリード間の線上に配置され、たとえば電光の2次
効果のような″A渡現象を、通常の状態においては開回
路として動作し、抑圧されるべき過渡現象(パ正規化さ
れた″電光)が存在する場合に2つの線を互いに短絡す
ることによって抑圧することができる装置に対してこの
ような必要性が感じられている。
効果のような″A渡現象を、通常の状態においては開回
路として動作し、抑圧されるべき過渡現象(パ正規化さ
れた″電光)が存在する場合に2つの線を互いに短絡す
ることによって抑圧することができる装置に対してこの
ような必要性が感じられている。
この機能を備える適当な装置としては、たとえば、第1
図から第3図において例として示されるような、交互に
導電型が交代する4つの層で形成されるSCRスイッチ
がある。このような装置(広く知られている)は、アノ
ードAとカソードにとの2つの端子接続と制御電極すな
わちゲートGとを含み、かつ、この装置の振舞を支配す
る3つの接合J+ 、J2 、J−を有している。特定
的には、カソードをアノードに対して負にバイアスする
ことによって、接合JIJ5よびJoが順方向にバイア
スされ、一方、接合J2は逆方向にバイアスされる。こ
の結果、アノードとカソードの間に電流は流れない。す
なわら、装置はオフ状態になっている。
図から第3図において例として示されるような、交互に
導電型が交代する4つの層で形成されるSCRスイッチ
がある。このような装置(広く知られている)は、アノ
ードAとカソードにとの2つの端子接続と制御電極すな
わちゲートGとを含み、かつ、この装置の振舞を支配す
る3つの接合J+ 、J2 、J−を有している。特定
的には、カソードをアノードに対して負にバイアスする
ことによって、接合JIJ5よびJoが順方向にバイア
スされ、一方、接合J2は逆方向にバイアスされる。こ
の結果、アノードとカソードの間に電流は流れない。す
なわら、装置はオフ状態になっている。
制御I電極Gに信号を印加すると、カソードに近い3つ
の層によって形成されるNPN1〜ランジスタが導通し
始め、この結果、図示されでいるJ:うに、アノードA
に近い3つの層によって形成される第2のPNPトラン
ジスタのベースに対応するコレクタの電圧レベルを低下
させる。この結果、第2のPNP1〜ランジスタはその
存在をベース駆動信号どしで感知して、導通し始め、再
生効果を発生する。このときまでに、装置は第5図のグ
ラフに垂直線で表わされる深い導電状態になっている。
の層によって形成されるNPN1〜ランジスタが導通し
始め、この結果、図示されでいるJ:うに、アノードA
に近い3つの層によって形成される第2のPNPトラン
ジスタのベースに対応するコレクタの電圧レベルを低下
させる。この結果、第2のPNP1〜ランジスタはその
存在をベース駆動信号どしで感知して、導通し始め、再
生効果を発生する。このときまでに、装置は第5図のグ
ラフに垂直線で表わされる深い導電状態になっている。
第5図はまた、電流ならびに電ffE d3 、、lび
′電極Gに与えられる制n電流の間に存在する関係性を
も例示ブる。知られているように、(たとえば、Q e
ntry et al、、” 3 emiconduc
tor Controiled RecNriers
: principles and△pplicati
on of p−n−p−n Davices” 、P
renNce−Hall、E−E 3eries参照)
この装置をターンオンさせるためには以下の条f(、β
NpNXβP N p −1 が満足されなをプればならない。装置を流れる電流■A
が減少するにつれ、電流が保持電流1oと呼ばれる最小
値にj工するまで第5図に示される法則に従って装置は
オン状態のままである。
′電極Gに与えられる制n電流の間に存在する関係性を
も例示ブる。知られているように、(たとえば、Q e
ntry et al、、” 3 emiconduc
tor Controiled RecNriers
: principles and△pplicati
on of p−n−p−n Davices” 、P
renNce−Hall、E−E 3eries参照)
この装置をターンオンさせるためには以下の条f(、β
NpNXβP N p −1 が満足されなをプればならない。装置を流れる電流■A
が減少するにつれ、電流が保持電流1oと呼ばれる最小
値にj工するまで第5図に示される法則に従って装置は
オン状態のままである。
しかし、従来のHFfにJ3いては、電4fa Gへの
制御電流が導通が始まる所望の値よりも低い場合におい
てさえも、装げに印加される電圧が急速に変化し、装置
が導通状態になるという欠点があった。
制御電流が導通が始まる所望の値よりも低い場合におい
てさえも、装げに印加される電圧が急速に変化し、装置
が導通状態になるという欠点があった。
接合部における容量の存在によるこの現象は、よく知ら
れているように、第6図および第7図において示される
装置によって除去されていた。そこで用いられている技
法(たどえば、R,W、△1dricb and N、
Ho1onyar Jr、、”TWO−ter+++
i na l Δsymmetrrca+ and
3 ymmOtriCa13i1icon Negat
ive Re5istance 3w1tches”、
Journal of Applied )〕hys
ics。
れているように、第6図および第7図において示される
装置によって除去されていた。そこで用いられている技
法(たどえば、R,W、△1dricb and N、
Ho1onyar Jr、、”TWO−ter+++
i na l Δsymmetrrca+ and
3 ymmOtriCa13i1icon Negat
ive Re5istance 3w1tches”、
Journal of Applied )〕hys
ics。
Vol; 30.No、11. November、1
959参照)は、実際には、NPN1〜ランジスタのベ
ース領域とそのエミッタとの間に抵抗を設け、それによ
り、電圧変化によりキャパシタ内に発生された電流を発
散させている。特定的に、かつ第6図に示されるように
相異なる導電型を有する4つの層、すなわら、1〕+“
型の層1と、N型の層2と、P生型のF1aと、いくつ
かのN’型領領域有づる層4とを1iI+えるシリコン
チップ上に、金属層5の部分が層3 J5よび4を覆う
ように形成されてい゛た。
959参照)は、実際には、NPN1〜ランジスタのベ
ース領域とそのエミッタとの間に抵抗を設け、それによ
り、電圧変化によりキャパシタ内に発生された電流を発
散させている。特定的に、かつ第6図に示されるように
相異なる導電型を有する4つの層、すなわら、1〕+“
型の層1と、N型の層2と、P生型のF1aと、いくつ
かのN’型領領域有づる層4とを1iI+えるシリコン
チップ上に、金属層5の部分が層3 J5よび4を覆う
ように形成されてい゛た。
このような装置の等価回路は第7図に示されている。第
7図から見られるように、P N P l−ランジスタ
フは第6図の層1,2および3から形成され、1〜ラン
ジスタ8は同様に層2,3および4から形成され、主1
1パシタ10は第6図の層263よび3の間に(すなわ
ち接合J2に対応して)形成され、抵抗9がトランジス
タ8のベースと1−ミッタとの間に層5により配置され
る。特定的には、素子9の抵抗は制御電極G、の1〜リ
ガ電流の値を決定づる。この抵抗は非常に低い値に選択
され、キャパシタ10からの容量電流が装置を早めにタ
ーンオンさせるのを防止し、ま゛た、制御M極G1から
の制御電流が比較的商いときにのみ装置をターンオンさ
セるようにづる。特定的には、1(として10の値を選
択することによって、装置がターンオンするための制r
n電極の1へリガ電流が600−700111Aに固定
される。
7図から見られるように、P N P l−ランジスタ
フは第6図の層1,2および3から形成され、1〜ラン
ジスタ8は同様に層2,3および4から形成され、主1
1パシタ10は第6図の層263よび3の間に(すなわ
ち接合J2に対応して)形成され、抵抗9がトランジス
タ8のベースと1−ミッタとの間に層5により配置され
る。特定的には、素子9の抵抗は制御電極G、の1〜リ
ガ電流の値を決定づる。この抵抗は非常に低い値に選択
され、キャパシタ10からの容量電流が装置を早めにタ
ーンオンさせるのを防止し、ま゛た、制御M極G1から
の制御電流が比較的商いときにのみ装置をターンオンさ
セるようにづる。特定的には、1(として10の値を選
択することによって、装置がターンオンするための制r
n電極の1へリガ電流が600−700111Aに固定
される。
発明の概要
上で概略された状況の下で、この発明の目的は従来達け
られた値よりも低いトリガ電流でターンオンすることが
でき、かつ電圧変化およびトリガ速度のような、その振
舞に関Jる装置の特性を変えることのない、過渡現象抑
制用制御型電子スイッチング装置を提供することである
。この発明による制御型電子スイッチング装嵌は単純な
構成からなり、特別の製造技法を必要とせず、さらに同
様な従来の装置の価格と同等な価格で提供することがで
きな【Jればらない。
られた値よりも低いトリガ電流でターンオンすることが
でき、かつ電圧変化およびトリガ速度のような、その振
舞に関Jる装置の特性を変えることのない、過渡現象抑
制用制御型電子スイッチング装置を提供することである
。この発明による制御型電子スイッチング装嵌は単純な
構成からなり、特別の製造技法を必要とせず、さらに同
様な従来の装置の価格と同等な価格で提供することがで
きな【Jればらない。
この目的は、交互に交替する2つの導電型を有し、接合
を形成するいくつかの半導体層を含む主制御型固体静止
形スイッチを備える過渡現象抑制用制御型電子スイッヂ
ング装置によって達成される。前記主スィッチは、相異
なる導電型を有する2つの隣接層の間の抵抗性接続が段
(〕られ、交互に交替する2つの導電型を有し、かつ接
合を形成するいくつかの半導体層を含む少な(とら1個
の第2の補助!IJ卯型固体静止形スイッチを備えるこ
とを特徴とし、前記補助スイッチは相異なる導電型の2
つの隣接層の間に抵抗性接続が設(〕られ、前記主スイ
ッチと並列に接続され、かつそこにJ3【ノる前記接合
のうし前記主スィッチにJハJ <>対応する接合の領
域よりも小さい少なくとも1個の領域を有し、前記補助
スイッチの抵抗゛接続は前記主スィッチの抵抗接続より
も高い抵抗値を右し、それによって前記装置が低い制御
電流でターンオンされることができる。
を形成するいくつかの半導体層を含む主制御型固体静止
形スイッチを備える過渡現象抑制用制御型電子スイッヂ
ング装置によって達成される。前記主スィッチは、相異
なる導電型を有する2つの隣接層の間の抵抗性接続が段
(〕られ、交互に交替する2つの導電型を有し、かつ接
合を形成するいくつかの半導体層を含む少な(とら1個
の第2の補助!IJ卯型固体静止形スイッチを備えるこ
とを特徴とし、前記補助スイッチは相異なる導電型の2
つの隣接層の間に抵抗性接続が設(〕られ、前記主スイ
ッチと並列に接続され、かつそこにJ3【ノる前記接合
のうし前記主スィッチにJハJ <>対応する接合の領
域よりも小さい少なくとも1個の領域を有し、前記補助
スイッチの抵抗゛接続は前記主スィッチの抵抗接続より
も高い抵抗値を右し、それによって前記装置が低い制御
電流でターンオンされることができる。
現実には、主スィッチは並列接続された補助スイッチを
伴う。この補助スイッチは、より小さい接合領域を有し
てJ5す、より低いキレパシタンス値、づなわら、成る
与えられた電圧変化に対しより低い容量fl:電流を有
し、この結果、補助スイッチにおけるトランジスタのベ
ースとエミッタ電極との間のより高い抵抗を用いること
が可能どなり、この結果、確実に装置がグー1〜電極電
流のより低い値でターンオンする。
伴う。この補助スイッチは、より小さい接合領域を有し
てJ5す、より低いキレパシタンス値、づなわら、成る
与えられた電圧変化に対しより低い容量fl:電流を有
し、この結果、補助スイッチにおけるトランジスタのベ
ースとエミッタ電極との間のより高い抵抗を用いること
が可能どなり、この結果、確実に装置がグー1〜電極電
流のより低い値でターンオンする。
さらなる特徴と利点は添付の例示的であるが限定的では
ない図面を参照して、この発明の好ましいが排他的でな
い実−庵例の以下の詳細な説明により容易に理解される
だろう。
ない図面を参照して、この発明の好ましいが排他的でな
い実−庵例の以下の詳細な説明により容易に理解される
だろう。
好ましい実施例の説明
この発明にJ:る装置は以下に第1図および第2図を参
照して説明される。一方、従来の装置に関づる第3図な
いし第7図は既に詳■にM説されている。
照して説明される。一方、従来の装置に関づる第3図な
いし第7図は既に詳■にM説されている。
この発明による装置は、PNP1〜ランジスタ20、N
PNt−ランラスタ21.接合容量26および抵抗器2
4から形成される主スィッチと、PNP1ヘランジスタ
22.N1)Nl−ランジスタ23゜接合容量27およ
び抵抗器25を含む補助スイッチとからM?g成される
。前記2つのスイッチは実際には並列に接続される。さ
らに正確に言うならば、2つのトランジスタ20および
22のベースは互いに接続され、かつ1−ランジスタ2
1および23のコレクタに接続される。一方、トランジ
スタ20および22のエミッタは互いに接続され、かつ
アノードΔ端子に接続され、またトランジスタ21およ
び23のエミッタはりいに接続され、か゛つ抵抗器24
および25の一方端子およびカソードKに接続される。
PNt−ランラスタ21.接合容量26および抵抗器2
4から形成される主スィッチと、PNP1ヘランジスタ
22.N1)Nl−ランジスタ23゜接合容量27およ
び抵抗器25を含む補助スイッチとからM?g成される
。前記2つのスイッチは実際には並列に接続される。さ
らに正確に言うならば、2つのトランジスタ20および
22のベースは互いに接続され、かつ1−ランジスタ2
1および23のコレクタに接続される。一方、トランジ
スタ20および22のエミッタは互いに接続され、かつ
アノードΔ端子に接続され、またトランジスタ21およ
び23のエミッタはりいに接続され、か゛つ抵抗器24
および25の一方端子およびカソードKに接続される。
さらに1ヘランジスタ23のベースにゲート電極G、が
接続され、もう一方のゲート電極G2がトランジスタ2
0および22のベースに接続される。グー1〜電極G1
またはG 21iL fのリード線また負のリード線の
どちらかに接続され、またその逆も可能である。この装
置の(14造の詳細は第2図に示される。第2図におい
て、P+1型の導電型を右づる第1の層30とN型の導
電型を有する第2の層31とが見られる。層30および
31は2つのスイッチによって共有される。
接続され、もう一方のゲート電極G2がトランジスタ2
0および22のベースに接続される。グー1〜電極G1
またはG 21iL fのリード線また負のリード線の
どちらかに接続され、またその逆も可能である。この装
置の(14造の詳細は第2図に示される。第2図におい
て、P+1型の導電型を右づる第1の層30とN型の導
電型を有する第2の層31とが見られる。層30および
31は2つのスイッチによって共有される。
層31内には1〕1型の導電型を有寸る領域32J3よ
び33が形成される。領域32は1−ランジスタ20の
コレクタとトランジスタ21のベースとを形成し、かつ
領域33はトランジスタ22の=ルクタとトランジスタ
23のベースを形成する。第2図に示されるように、層
33と月31との間の接合領域は層32と層31との間
の接合よりも小さい面積を有する。この結果、層33と
層31との間に存在Jるキャパシタンスは層32と31
との間に存在づるキャパシタンスより(それらの面積の
比に比例したliたり)小さい。層32および33内に
N+型の導電型を有する領域34および35が形成され
る。特定的には、層32内に形成されるのがトランジス
タ21のエミッタ領域であり、層33内にトランジスタ
23のエミッタ領域35が形成される。層32および3
42層33および35をそれぞれ部分的に覆うのは抵抗
器24および25を規定する金属層36および37であ
る。最終的に、金属層37と金属層36とを相互接続す
る金属層38が設けられる。この装置はさらに、この装
置のアノード端子およびカソード端子を形成するN極Δ
および]〈と、この装置の導通状態を支配するゲート電
極G、およびG2を備える。前記ゲート電極の一方は所
望のリード線、あるいは可能ならば負荷それ自身に接続
される。酸化物層39は絶縁体として機能する。
び33が形成される。領域32は1−ランジスタ20の
コレクタとトランジスタ21のベースとを形成し、かつ
領域33はトランジスタ22の=ルクタとトランジスタ
23のベースを形成する。第2図に示されるように、層
33と月31との間の接合領域は層32と層31との間
の接合よりも小さい面積を有する。この結果、層33と
層31との間に存在Jるキャパシタンスは層32と31
との間に存在づるキャパシタンスより(それらの面積の
比に比例したliたり)小さい。層32および33内に
N+型の導電型を有する領域34および35が形成され
る。特定的には、層32内に形成されるのがトランジス
タ21のエミッタ領域であり、層33内にトランジスタ
23のエミッタ領域35が形成される。層32および3
42層33および35をそれぞれ部分的に覆うのは抵抗
器24および25を規定する金属層36および37であ
る。最終的に、金属層37と金属層36とを相互接続す
る金属層38が設けられる。この装置はさらに、この装
置のアノード端子およびカソード端子を形成するN極Δ
および]〈と、この装置の導通状態を支配するゲート電
極G、およびG2を備える。前記ゲート電極の一方は所
望のリード線、あるいは可能ならば負荷それ自身に接続
される。酸化物層39は絶縁体として機能する。
この発明の装置の動作は以下の説明から明らかとなろう
。特定的には、層31と33との間の接合が層32と3
1との間の接合よりも小さい面積を有することにより、
その等価キャパシタンス〇−が小さくなり、それに応じ
て、また装置に与えられる電圧変化により発生される電
流がより小さくなる。したがって、等価抵抗値R=(抵
抗25)を介して流れる電流がより小さいものになるよ
うに、抵抗値R−はIRより高い値を持つように設泪さ
れる。一方、装置に与えられる電圧変化によるこの装置
の振舞は代わらないままである。抵抗(IrjR−を増
加させることにより、従来の装置において今までに達成
された最も低い値よりも低い電極G+ 、a2からのl
〜リガ電流により装置をターンオンづることができる。
。特定的には、層31と33との間の接合が層32と3
1との間の接合よりも小さい面積を有することにより、
その等価キャパシタンス〇−が小さくなり、それに応じ
て、また装置に与えられる電圧変化により発生される電
流がより小さくなる。したがって、等価抵抗値R=(抵
抗25)を介して流れる電流がより小さいものになるよ
うに、抵抗値R−はIRより高い値を持つように設泪さ
れる。一方、装置に与えられる電圧変化によるこの装置
の振舞は代わらないままである。抵抗(IrjR−を増
加させることにより、従来の装置において今までに達成
された最も低い値よりも低い電極G+ 、a2からのl
〜リガ電流により装置をターンオンづることができる。
当業者には明らかのよ゛うに、補助装置をトリガするこ
とは、この場合、装置全体をトリガさせることを結果す
る。このよ°うにして、この装置は過去にお(〕るもの
J、りもはイ)かに低い電流で動作することができ、一
方電圧変化および1〜リガ速度に関するようなその特性
は不変のままである。この装置をターンオンさせて、特
定的には、アノード端子およびカソード端子が接続され
る2つのリードを短絡させる過渡現象を排除覆ることに
より、第5図に示されると同様のパターンに従ってこの
装置は自動的にターンオフされ、このようにして再び2
つのリードを分離する。
とは、この場合、装置全体をトリガさせることを結果す
る。このよ°うにして、この装置は過去にお(〕るもの
J、りもはイ)かに低い電流で動作することができ、一
方電圧変化および1〜リガ速度に関するようなその特性
は不変のままである。この装置をターンオンさせて、特
定的には、アノード端子およびカソード端子が接続され
る2つのリードを短絡させる過渡現象を排除覆ることに
より、第5図に示されると同様のパターンに従ってこの
装置は自動的にターンオフされ、このようにして再び2
つのリードを分離する。
上で開示されたようなこの発明は多くの変更おJ:び変
形を受(Jることが可能である。特定的には、正規化さ
れた電光を抑制するために電話線に関しC特に述べられ
てきたが、この発明は負荷が過電圧おにび過電流に対し
保護されなければならない場所ではどこでも応用を見い
出すことができる。
形を受(Jることが可能である。特定的には、正規化さ
れた電光を抑制するために電話線に関しC特に述べられ
てきたが、この発明は負荷が過電圧おにび過電流に対し
保護されなければならない場所ではどこでも応用を見い
出すことができる。
この場合、外部回路部品を用いることにより、発生ザる
電気信号の値を予め設定覆ることができる。
電気信号の値を予め設定覆ることができる。
さらに、図面は1個の主スィッチと補助スイッチを備え
る装置を示しているが、このような補助スイッチはより
多い個数備えられてもよい。また、好ましい実施例に従
って、このような補助装置が主装置の周囲の外部に配置
され任意の場所から確実にターンオンするようにしても
よい。
る装置を示しているが、このような補助スイッチはより
多い個数備えられてもよい。また、好ましい実施例に従
って、このような補助装置が主装置の周囲の外部に配置
され任意の場所から確実にターンオンするようにしても
よい。
第1図はこの発明による装置の接続図を示J図である。
第2図はこの発明のよる装置の物理的構造を示す図であ
る。 第3図は従来のSCRスイッチの理論物理的(j4造を
示す図である。 第4図は第3図の装置の記号を示す図である。 第5図(ま第3図の装置の電気的な川の間の関係を示づ
図である。 第6図は゛短絡Jミッタ″技法による他の従来の装置の
物理的構造を例示する図である。 第7図は第6図のスイッチング装置の等価回路図である
。 図にJ3いて、20.22はI) N P l−ランジ
スタ、21.23はNPNIヘランジスタ、24.25
は抵抗、26.27はキャパシタ、30は1)+1半導
体層、31はN型半導体層、32.33は1)1型半導
体層、34.35はN+型半導体層、36゜37.38
は金[!、39は絶縁層、Δはアノード、Kはカソード
、G、、G2は制御電極。 なお、図中、同符号は同一または相当部を示す。 特許出願人 エツセ・ジ・エツセーア・ティ・工・エツ
セ・コンボネンティ・エレッ 1〜ロニーチ・エツセ・ビ・ア 第1頁の続き @発明者 マリオ・フエローニ イタ ス・ イ、 リア国、ヴアレツギオ・スル・ミンチオ(プロビンオブ
φヴエローナ)ヴイア・ジャコポ・フエロm;、リア国
、ペスキエラ・ボツロメオ(プロビンス・オミラノ)サ
ン・フエリチノ ヴイアレ・アブルツツ4/デイ
る。 第3図は従来のSCRスイッチの理論物理的(j4造を
示す図である。 第4図は第3図の装置の記号を示す図である。 第5図(ま第3図の装置の電気的な川の間の関係を示づ
図である。 第6図は゛短絡Jミッタ″技法による他の従来の装置の
物理的構造を例示する図である。 第7図は第6図のスイッチング装置の等価回路図である
。 図にJ3いて、20.22はI) N P l−ランジ
スタ、21.23はNPNIヘランジスタ、24.25
は抵抗、26.27はキャパシタ、30は1)+1半導
体層、31はN型半導体層、32.33は1)1型半導
体層、34.35はN+型半導体層、36゜37.38
は金[!、39は絶縁層、Δはアノード、Kはカソード
、G、、G2は制御電極。 なお、図中、同符号は同一または相当部を示す。 特許出願人 エツセ・ジ・エツセーア・ティ・工・エツ
セ・コンボネンティ・エレッ 1〜ロニーチ・エツセ・ビ・ア 第1頁の続き @発明者 マリオ・フエローニ イタ ス・ イ、 リア国、ヴアレツギオ・スル・ミンチオ(プロビンオブ
φヴエローナ)ヴイア・ジャコポ・フエロm;、リア国
、ペスキエラ・ボツロメオ(プロビンス・オミラノ)サ
ン・フエリチノ ヴイアレ・アブルツツ4/デイ
Claims (3)
- (1) 交互に交替づる2つの導電型を有しかつ接合を
形成するいくつかの半導体層を含む主M御型固体静止形
スイッチを含む、過渡現象抑制用制御型電子スイッチン
グ装置であって、前記主スィッチは、互いに異なる導電
型の2つの隣接する層の間に抵抗接続が設けられ、 前記スイッチング装置は、交互に交替覆る2つの導電型
を有し、かつ接合を形成するいくつかの半導体層を含む
少なくとも1個の第2の補助制御型固体静止形スイッチ
を備えることを特徴とし、前記補助スイッチは、互いに
異なる導電型の2つの隣接づる層の間に抵抗接続が設け
られ、前記主スィッチと並列に接続され、かつ前記接合
のうち、前記主スィッチの対応づる接合の領域よりも小
さい領域を少なくとも1個有し、 前記補助スイッチの抵抗接続は前記主スィッチの抵抗接
続よりも高い抵抗を有して、前記装置を低い制御電流で
導通状態にする、制御型電子スイッチング装置。 - (2) 前記スイッチは、互いに交互に配置される2つ
の導電型を右づ゛る4つの層と、互いに異なる導電型の
隣接する2つの層に接触し、かつ前記抵抗接続を形成す
る金属層とによって規定されるサイリスタを備える、特
許請求の範囲第1項記載の制御型電子スイッチング装置
。 - (3) 前記装置は、 第1の導電型を有する第1の層と、 第1導電型と反対の第2導電型を有し、かつ前記第1の
層に接する第2の層と、 互いに異なる断面の大きさを有し、かつ互いに分離され
るいくつかの領域を含み、かつ前記第1の導電型を有し
、かつさらに前記第2の層に接する第3の層と、 いくつかの互いに分離された領域を含み、前記第2の導
電型を有し、かつ前記第3の層の前記領域に接する第4
の層と、 各々が接触して、前記第3の層の前記領域の1つを前記
第3の層の前記領域の前記1つに接する前記第4の層の
領域に接続する金属層と、前記金属層を互いに相互接続
する橋渡し層と、さらに、前記第1の層と前記金属層と
に、それぞれ接する2つの端子接続と、 前記第2の層と前記第3の層の領域にそれぞれ接続され
る制御電極とを備える、特許請求の範囲第1項記載の制
御型電子スイッチング装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT24197A/83 | 1983-12-15 | ||
IT8324197A IT1212799B (it) | 1983-12-15 | 1983-12-15 | Dispositivo elettronico ad interruttore comandato per la soppressione di transitori. |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60145661A true JPS60145661A (ja) | 1985-08-01 |
Family
ID=11212493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59257275A Pending JPS60145661A (ja) | 1983-12-15 | 1984-12-04 | 制御型電子スイツチング装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4614962A (ja) |
EP (1) | EP0146040B1 (ja) |
JP (1) | JPS60145661A (ja) |
DE (1) | DE3485878T2 (ja) |
IT (1) | IT1212799B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2586141B1 (fr) * | 1985-08-06 | 1987-11-20 | Thomson Csf | Thyristor sensible a decouplage gachette-cathode integre |
JPS64759A (en) * | 1987-03-31 | 1989-01-05 | Toshiba Corp | Semiconductor for two-way controlled rectification |
DE3835569A1 (de) * | 1988-10-19 | 1990-05-03 | Telefunken Electronic Gmbh | Schutzanordnung |
JP3299374B2 (ja) * | 1994-02-24 | 2002-07-08 | 三菱電機株式会社 | サイリスタ及びその製造方法 |
US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
US10277268B2 (en) * | 2017-06-02 | 2019-04-30 | Psemi Corporation | Method and apparatus for switching of shunt and through switches of a transceiver |
CN113675832B (zh) * | 2021-10-22 | 2022-02-08 | 武汉市聚芯微电子有限责任公司 | 静电保护方法、静电保护电路及芯片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS502482A (ja) * | 1973-05-08 | 1975-01-11 | ||
JPS534873B2 (ja) * | 1973-05-09 | 1978-02-21 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH614811A5 (en) * | 1977-04-15 | 1979-12-14 | Bbc Brown Boveri & Cie | Thyristor |
CH622127A5 (ja) * | 1977-12-21 | 1981-03-13 | Bbc Brown Boveri & Cie | |
GB2057188B (en) * | 1979-08-22 | 1983-10-19 | Texas Instruments Ltd | Semiconductor switch device for a-c power control |
JPS5739574A (en) * | 1980-08-22 | 1982-03-04 | Toshiba Corp | Semiconductor device |
-
1983
- 1983-12-15 IT IT8324197A patent/IT1212799B/it active
-
1984
- 1984-11-29 EP EP84114463A patent/EP0146040B1/en not_active Expired
- 1984-11-29 DE DE8484114463T patent/DE3485878T2/de not_active Expired - Fee Related
- 1984-12-03 US US06/677,763 patent/US4614962A/en not_active Expired - Lifetime
- 1984-12-04 JP JP59257275A patent/JPS60145661A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS502482A (ja) * | 1973-05-08 | 1975-01-11 | ||
JPS534873B2 (ja) * | 1973-05-09 | 1978-02-21 |
Also Published As
Publication number | Publication date |
---|---|
US4614962A (en) | 1986-09-30 |
IT8324197A0 (it) | 1983-12-15 |
IT1212799B (it) | 1989-11-30 |
DE3485878T2 (de) | 1993-03-25 |
DE3485878D1 (de) | 1992-09-24 |
EP0146040B1 (en) | 1992-08-19 |
EP0146040A2 (en) | 1985-06-26 |
EP0146040A3 (en) | 1987-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910003834B1 (ko) | Mos트랜지스터회로 | |
JPH0449266B2 (ja) | ||
JPS60145661A (ja) | 制御型電子スイツチング装置 | |
EP0164106B1 (en) | Pnpn switch device | |
US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
JPH03263363A (ja) | 半導体装置 | |
JP3450909B2 (ja) | 半導体装置 | |
US5739555A (en) | Amplifying-gate thyristor with an increased hold current | |
JPS5753944A (en) | Semiconductor integrated circuit | |
JP4838421B2 (ja) | アナログ・スイッチ | |
EP0396104A2 (en) | Bidirectional control rectifying semiconductor apparatus | |
JPH0638707B2 (ja) | 逆導通形ゲートターンオフ形サイリスタの制御方法 | |
JPH11177023A (ja) | 半導体装置 | |
JPS6151431B2 (ja) | ||
JP3198266B2 (ja) | 電力用半導体モジュール | |
US5432369A (en) | Input/output protection circuit | |
JP2780972B2 (ja) | 入力保護回路 | |
JPS58222554A (ja) | 半導体装置 | |
JP3594725B2 (ja) | 半導体装置の保護回路 | |
JPH0462928A (ja) | 半導体装置 | |
JPS60120569A (ja) | 入力回路 | |
JPH0131304B2 (ja) | ||
JPS6249996B2 (ja) | ||
JPH0697281A (ja) | 半導体装置の電極配線構造 | |
JPS5923560A (ja) | スイツチ素子 |