JPS60143025A - 追従比較型ａ−ｄ変換器 - Google Patents
追従比較型ａ−ｄ変換器Info
- Publication number
- JPS60143025A JPS60143025A JP24848583A JP24848583A JPS60143025A JP S60143025 A JPS60143025 A JP S60143025A JP 24848583 A JP24848583 A JP 24848583A JP 24848583 A JP24848583 A JP 24848583A JP S60143025 A JPS60143025 A JP S60143025A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- low frequency
- counter
- input signal
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は追従比較型Ａ−Ｄ変換器に関する。
従来この種のＡ−Ｄ変換器は、そのデータビット数ヲ。
とすると２Ｄのカウントが必要であるから、りｐツクパ
ルスの周期をｔとすると２・ｔの動作時間を要する。し
たがって動作速度全向上させるためにはクロック周波数
を上げればよいが、り四ツク周波Ｗｉ、を高くするとコ
ンパレータのオーバーシュートや遅れ及びＤ−Ａ変換器
の遅れによって誤差が増大するという不都合が存した。
ルスの周期をｔとすると２・ｔの動作時間を要する。し
たがって動作速度全向上させるためにはクロック周波数
を上げればよいが、り四ツク周波Ｗｉ、を高くするとコ
ンパレータのオーバーシュートや遅れ及びＤ−Ａ変換器
の遅れによって誤差が増大するという不都合が存した。
本発明は、かかる不都合の無い追従比較型Ａ −り変換
器を提供することをその目的としたもので、高い周波数
及び低い周波数のクロックパルスを各出力する２個のク
ロック発振器と、カウンタを該２個のクロック発振器の
いず第１かに選択的に接続するスイッチと該スイッチを
作動するコントローラとを備え、先ずカウンタを茜い周
波数のり四ツク発振鼎に接続して入力信号に追従して動
作させ、次いでカウンタを低い周波数のクロック発振器
に接続して入力信号に追従して動作させるようにしたこ
とを特徴とする。
器を提供することをその目的としたもので、高い周波数
及び低い周波数のクロックパルスを各出力する２個のク
ロック発振器と、カウンタを該２個のクロック発振器の
いず第１かに選択的に接続するスイッチと該スイッチを
作動するコントローラとを備え、先ずカウンタを茜い周
波数のり四ツク発振鼎に接続して入力信号に追従して動
作させ、次いでカウンタを低い周波数のクロック発振器
に接続して入力信号に追従して動作させるようにしたこ
とを特徴とする。
以下本発明の実施例を図面につ＠説明する。
図面において、（ｌ）はデータピント数りのＤ−Ａ変換
器、（２）はそれに対応するビット数のカウンタで、該
カウンタ（２）は切換スイッチ（３１を介して高い同波
数すなわち各素子が動作可能な最大限に近い圀波数のク
ロックパルスを出力するクロック発振器Ａ（４）又は低
い周波数のり四ツクパルスを出ノ？するクロック発振器
Ｂ（５）に選択的に接続されるようにした。（６１ｉＪ
ｖＪ換スイッチ（３＋ ’（Ｉ−下記のように作動す
るコントローラ、（刀は一入力端子が入力信号端子（８
）に接続され、他の入力端子がＤ−Ａ変換器ｆｉ＋に接
続され、出力端子がカウンタ（２）に接続されるフンパ
レータである。
器、（２）はそれに対応するビット数のカウンタで、該
カウンタ（２）は切換スイッチ（３１を介して高い同波
数すなわち各素子が動作可能な最大限に近い圀波数のク
ロックパルスを出力するクロック発振器Ａ（４）又は低
い周波数のり四ツクパルスを出ノ？するクロック発振器
Ｂ（５）に選択的に接続されるようにした。（６１ｉＪ
ｖＪ換スイッチ（３＋ ’（Ｉ−下記のように作動す
るコントローラ、（刀は一入力端子が入力信号端子（８
）に接続され、他の入力端子がＤ−Ａ変換器ｆｉ＋に接
続され、出力端子がカウンタ（２）に接続されるフンパ
レータである。
尚、前記切換スイッチ（３）として午導体スイッチ等が
用いられる。
用いられる。
次にその作動に４いて説明する。
カウンタ（２）ハ先ずコントローラ（６）により作動す
るスイッチ＋３１を介して高い同波数のクロック発振器
Ａ（４）に接続されるので、該カウンタ（２）はクロッ
ク発’ｔＭＷＡ（４）の高い周波数のクロックパルスを
計数し入力信号に追従して動作し、その動作が終了する
一定期間の経過後にスイッチ（３）ハコントローラ（６
１により切換えられるから、カウンタ（２）は低い周波
数のクロック発信器Ｂ（５）に接続式れ、一定期間低い
周波数のクロックパルスを計数し入力信号に追従して動
作する。
るスイッチ＋３１を介して高い同波数のクロック発振器
Ａ（４）に接続されるので、該カウンタ（２）はクロッ
ク発’ｔＭＷＡ（４）の高い周波数のクロックパルスを
計数し入力信号に追従して動作し、その動作が終了する
一定期間の経過後にスイッチ（３）ハコントローラ（６
１により切換えられるから、カウンタ（２）は低い周波
数のクロック発信器Ｂ（５）に接続式れ、一定期間低い
周波数のクロックパルスを計数し入力信号に追従して動
作する。
かくて高い周波数のクロックパルスを使用したために誤
動作したｎビットは次の十分に低い同波数を使用したカ
ウンタの追従動作では寸修正することができ、その精度
は最初から低い周波数のり四ツクパルスを用いた場合と
全く同等となる。
動作したｎビットは次の十分に低い同波数を使用したカ
ウンタの追従動作では寸修正することができ、その精度
は最初から低い周波数のり四ツクパルスを用いた場合と
全く同等となる。
またその動作時間は、低い周波数例えば１００ＫＨｇの
クロックパルスのみを用いた場合には１６ピツトで６５
５３６０マイクロ秒と長時間を要するのに対し、本発明
において高い周波数例えばＩＭＨ２のクロックパルスと
低い周波数例えば１００ ＫＨｚのクロックパルスを用
いたとすれば、高い１ｍ ｆｌ数における動作時間は６
５５３６マイクロ秒であシ、低い周波数における動作時
間は誤動作したビット数のみであるから、その付計時間
は従来のものに比して著しく短縮できる。
クロックパルスのみを用いた場合には１６ピツトで６５
５３６０マイクロ秒と長時間を要するのに対し、本発明
において高い周波数例えばＩＭＨ２のクロックパルスと
低い周波数例えば１００ ＫＨｚのクロックパルスを用
いたとすれば、高い１ｍ ｆｌ数における動作時間は６
５５３６マイクロ秒であシ、低い周波数における動作時
間は誤動作したビット数のみであるから、その付計時間
は従来のものに比して著しく短縮できる。
このように本発明によれば、茜い周波数及び低い周波数
のクロックパルスを各出力する２個のクロック発振器と
、カウンタを該２個のクロック発振器のいずれかに選択
的に接続するスイッチと、該スイッチを作動するコント
ローラとを備え、先ずカウンタを高い周波数のクロック
発振器に接続して入力信号に追従して動作させ、次いで
カウンタを低い周波数のクロック発振器に接続して人力
信号に追従して動作させるようにしたから、動作速度が
早いとともに低い周波数のクロックパルスを用いたとき
と同等の精度を得ることができる効果を有する。
のクロックパルスを各出力する２個のクロック発振器と
、カウンタを該２個のクロック発振器のいずれかに選択
的に接続するスイッチと、該スイッチを作動するコント
ローラとを備え、先ずカウンタを高い周波数のクロック
発振器に接続して入力信号に追従して動作させ、次いで
カウンタを低い周波数のクロック発振器に接続して人力
信号に追従して動作させるようにしたから、動作速度が
早いとともに低い周波数のクロックパルスを用いたとき
と同等の精度を得ることができる効果を有する。
図面は本発明の一実強例のブロック図を示す。
ｔｌ＋・・・Ａ−Ｄａ 換Ｎ ｆ２１・・・カウンタ（
３）・・・スイッチ ＋４１＋５１・・・クロック発振
器ｆ（ｉｔ・・・コントローラ （７１・・・コンパレ
ータ（８）・・・人力信号 外２名
３）・・・スイッチ ＋４１＋５１・・・クロック発振
器ｆ（ｉｔ・・・コントローラ （７１・・・コンパレ
ータ（８）・・・人力信号 外２名
Claims (1)
- 高い周波数及び低い周波数のクロックパルス全巻出力す
る２個のクロック発振器と、カウンタを該２個のクロッ
ク発振器のいずれかに選択的に接続するスイッチと該ス
イッチを作動するコントローラとを備え、先ずカウンタ
を高い周波数のクロック発振器に接続して入力信号に追
従して動作させ、次いでカウンタを低い周波数のクロッ
ク発振器に接続して入力信号に追従して動作させるよう
にしたことを特徴とする追従比軟型Ａ−Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24848583A JPS60143025A (ja) | 1983-12-29 | 1983-12-29 | 追従比較型ａ−ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24848583A JPS60143025A (ja) | 1983-12-29 | 1983-12-29 | 追従比較型ａ−ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143025A true JPS60143025A (ja) | 1985-07-29 |
Family
ID=17178857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24848583A Pending JPS60143025A (ja) | 1983-12-29 | 1983-12-29 | 追従比較型ａ−ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757302A (en) * | 1996-06-12 | 1998-05-26 | Mitsubishi Electric Semiconductor Software Co., Ltd | Microcomputer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591233A (en) * | 1978-12-28 | 1980-07-10 | Fujitsu Ltd | Successive comparison type a/d converter |
| JPS5644225A (en) * | 1979-09-19 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Analogue digital converter |
| JPS57147326A (en) * | 1981-03-09 | 1982-09-11 | Nec Corp | Analog-to-digital converter circuit |
-
1983
- 1983-12-29 JP JP24848583A patent/JPS60143025A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591233A (en) * | 1978-12-28 | 1980-07-10 | Fujitsu Ltd | Successive comparison type a/d converter |
| JPS5644225A (en) * | 1979-09-19 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Analogue digital converter |
| JPS57147326A (en) * | 1981-03-09 | 1982-09-11 | Nec Corp | Analog-to-digital converter circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5757302A (en) * | 1996-06-12 | 1998-05-26 | Mitsubishi Electric Semiconductor Software Co., Ltd | Microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4166249A (en) | Digital frequency-lock circuit | |
| US4484091A (en) | Exclusive-OR circuit | |
| US4331926A (en) | Programmable frequency divider | |
| JPS60143025A (ja) | 追従比較型ａ−ｄ変換器 | |
| JPH0241933B2 (ja) | ||
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPS6261175B2 (ja) | ||
| SU699658A2 (ru) | Счетный триггер | |
| SU1429135A1 (ru) | Устройство дл формировани синусоидальных сигналов | |
| JPS6367439B2 (ja) | ||
| SU1614095A2 (ru) | Генератор сигналов инфранизких частот | |
| SU1064458A1 (ru) | Преобразователь код-ШИМ | |
| SU720670A1 (ru) | Формирователь синусоидальных колебаний инфранизкой частоты | |
| SU1483466A1 (ru) | Кусочно-линейный интерпол тор | |
| SU1644388A1 (ru) | Преобразователь кодов | |
| JP2517764Y2 (ja) | Ｄ／ａ変換装置 | |
| JPH0519330B2 (ja) | ||
| SU841111A1 (ru) | Преобразователь напр жени в код | |
| JPH0114936Y2 (ja) | ||
| SU1506553A1 (ru) | Преобразователь частота-код | |
| SU1538218A1 (ru) | Синтезатор частот | |
| SU858202A1 (ru) | Устройство дл цифрового управлени тиристорным импульсным преобразователем (его варианты) | |
| SU741261A1 (ru) | Преобразователь троичного кода 1,0,1 в двоичный код | |
| SU1437994A1 (ru) | Синхронный счетчик | |
| SU1193827A1 (ru) | Преобразователь последовательного кода в параллельный |