SU1538218A1 - Синтезатор частот - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение спектральной чистоты выходного сигнала. Синтезатор частот содержит г-р 1 тактовых импульсов, накопитель 2 кодов, управл емые линии задержки 3 и 10, блок управлени  4, делитель 5 частоты на два, делители 6 частоты, линии задержки 7 и 9 и триггеры 8. Цель достигаетс  за счет улучшени  спектральных характеристик устройства путем повышени  в нем точности компенсации фазовых ошибок. 1 ил.

Description

n-го триггера, третий, четвертый,..., ,- держки.

Claims (1)

1. Формула изобретения

   Синтезатор частот, содержащий накопитель кодов, информационный выход которого соединен с входом блока управления, последовательно соединенные первую управляемую линию задержки и делитель частоты на два, а также генератор тактовых импуль.сов, отличающийся тем,, что, с целью повышения спектральной чистоты выходного сигнала, введены последовательно соединенные первая линия задержки, первый триггер, вторая линия задержки, второй триггер(п-1)-я линия задержки, (п-1)-й триггер, η-я линия задержки, п-й триггер, выход которого соединен с входом первой управляемой линии задержки, а также η делителей частоты, (п-1) дополнительных линий задержки и вторая управляемая линия задержки, при этом входы η делителей частоты объединены и подключены к вы ходу генератора тактовых импульсов, вход первой линии задержки соединен с выходом переполнения накопителя кодов, первые управляющие входы (п-1) дополнительных линий задержек объединены и соединены с управляющим входом первой линии задержки, первым входом управления второй управляемой линии задержки и первым выходом блока управления, вторые управляющие входы второй, третьей,...,(п-1)-й дополнитель9 ных линий задержек объединены и соединены с сигнальным входом первой дополнительной линии задержки, вторым входом управления второй управляемой линии задержки и вторым выходом блока управления, выходы первого, второго, ...,(п-1)-го делителей частоты соединены соответственно с тактовыми входами первого, второго,(п-1)-го триггеров, выход η-го делителя частоты соединен с тактовым входом накопителя кодов, выход генератора тактовых импульсов соединен с тактовым входом η-го триггера, третий, четвертый,..., (п-2)-й выходы блока управления соединены сбответственно с сигнальными входами второй, третьей,...,(π-1)-й дополнительных линий задержек, выходы (п-1) дополнительных линий задержек соединены соответственно с управляющими входами второй, третьей,,п-й линий задержки, сигнальный разрядный 1Q выход блока управления соединен с сигнальным разрядным входом'второй .управляемой ιлинии задержки, выход ,которой соединен с входом управления первой управляемой линии за15 держки.