SU699658A2 - Счетный триггер - Google Patents

Счетный триггер

Info

Publication number
SU699658A2
SU699658A2 SU782627186A SU2627186A SU699658A2 SU 699658 A2 SU699658 A2 SU 699658A2 SU 782627186 A SU782627186 A SU 782627186A SU 2627186 A SU2627186 A SU 2627186A SU 699658 A2 SU699658 A2 SU 699658A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counting
elements
flop
power consumption
Prior art date
Application number
SU782627186A
Other languages
English (en)
Inventor
Игорь Федорович Зеньков
Original Assignee
Харьковский Ордена Ленина Политехнический Институт Им. Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Политехнический Институт Им. Ленина filed Critical Харьковский Ордена Ленина Политехнический Институт Им. Ленина
Priority to SU782627186A priority Critical patent/SU699658A2/ru
Application granted granted Critical
Publication of SU699658A2 publication Critical patent/SU699658A2/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) СЧЕТНЫЙ ТРИГГЕР
Изобретение относитс  к цифровой технике и предназначено дл  использовани  в вычислительной технике. Из основного авт.св. №399067 известно устройство на элемектахИ-НЕ (ИЛИ-НЕ) из которых первый, второй, третий и чет- вертый олвачены обратными CBHSHNm, выход второго элемента соединен со входом шестого, а выход четвертого и п того - со входами ттервого, третьего, второго и шестого соответственно, вторые Bxonti четвертого и п того элементов образуют счетный вход, кроме того, вход третьего элемента соединен со входом п того через элемент НЕ, а выход шестого элемента со вторым входом третьего . Недостатком устройства  вл етс  больша  потребл ема  мош.ность. Цель изобретени  - уменьшение потребл емой мощности при выполнении счет ного триггера на интегральных потен- ционалыгых элементах (ИЛИ-НЕ), асимметричных по потребл емой мощности Это достигаетс  тем, что в устройстве на элементах И-НЕ, из которь1х первый, второй, третий -н четвертый охвачены обратными св з ми, выход второго элемента соединен со входом шестого, а выход четвертого и п того - со входс ш первого, третьего, второго и шестого соответственно, вторые входы четвертого и элементов образуют счетный вход, вход третьего элемента соединен со входом п того через элемент НЕ, а выход шестого элемента со вторым входом третьего, введены новые св зи, второй вход седьмого элемента и третьи входы третьего и шестого элементов соединены со счетным входом. На чертеже приведена принципиальна  схема предлагаемого устройства. Оно содержит известный счетный триг гер на логических элементах 1-7, три дополнительных входа 8, 9 и 10 которого соединены с тактовым входом 11. Устройство функционирует следующим образом.
При счете сигналов, подаваемых на вход триггера, т.е. на входы элементов 3-7, потенциалы выходов элементов 4 н 5 мен ютс  на противоположные. Выходы элементов 3, 6 и 7 в то вреги , когда входной сигнал равен логическому нулю, равны логической единице (дл  положительной логики), что позво л ет уменьшить потребление мощности. Когда входной сигнал равен логической единице, введенные св зи не оказывают вли ни  на работу счетного триггера.
По сравнению с известным предлагаемо устройство позвол ет снизить по1гребл е- мую мощность, например, при выполнении счетного триггера на потенциальных элементах И-НЕ серии К 155 в режиме, когда на счетный вход поступают импульсы С частотой Ю кГц, более чем на 25%. Применение счетных триггеров с пониженной потребл емой мощностью в вычислительных устройст1вах позволит, в конечном итоге, снизить вес и объем источников питани , что важно дл  устройств , располагаемых на подвижных объектах.
Ф
ормула изобретени 
Счетный триггер по авт. св. №399067, отличающийс  тем, что, с целью уменьшени  потребл емой мощности, второй вход седьмого элемента и третьи входы третьего и шестого элементов соединены со счетным входом устройства.
SU782627186A 1978-06-14 1978-06-14 Счетный триггер SU699658A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782627186A SU699658A2 (ru) 1978-06-14 1978-06-14 Счетный триггер

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782627186A SU699658A2 (ru) 1978-06-14 1978-06-14 Счетный триггер

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU399067 Addition

Publications (1)

Publication Number Publication Date
SU699658A2 true SU699658A2 (ru) 1979-11-25

Family

ID=20769534

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782627186A SU699658A2 (ru) 1978-06-14 1978-06-14 Счетный триггер

Country Status (1)

Country Link
SU (1) SU699658A2 (ru)

Similar Documents

Publication Publication Date Title
GB1514964A (en) Logic level difference shifting circuit
SU699658A2 (ru) Счетный триггер
CH623450GA3 (en) Quartz oscillator with low current consumption for timepiece
SU617846A1 (ru) Делитель частоты на шесть
CH625671GA3 (en) Electronic frequency converter and timepiece equipped with this converter
RU1802420C (ru) Демодул тор сигналов относительной фазовой манипул ции
SU902249A1 (ru) Преобразователь интервала времени в цифровой код
SU586558A1 (ru) Временной дискриминатор
SU652618A1 (ru) Ячейка пам ти сдвигового регистра
SU435524A1 (ru) Множительно-делительное устройство
SU453791A1 (ru) Устройство тактовой синхронизации
JPS6449311A (en) Clock generating circuit for switched capacitor filter
SU479258A1 (ru) Двоично-дес тичный счетчик
SU869060A1 (ru) Делитель частоты импульсов
JPS5516540A (en) Pulse detection circuit
SU1145476A1 (ru) Синхронный делитель частоты следовани импульсов на 5
SU622198A1 (ru) Удвоитель частоты следовани импульсов
SU572900A1 (ru) Триггер -типа
SU517999A1 (ru) Преобразователь напр жени в код поразр дного кодировани
JPS56169418A (en) Frequency multiplying circuit for digital signal
SU892694A2 (ru) Селектор импульсных сигналов
JPS5650401A (en) Logical operation circuit for vehicle
CH631597B (fr) Registre a decalage integre.
GB1239819A (en) Improvements in and relating to pulse processing arrangements
JPS5286758A (en) High accurate digital delay circuit