JPH0241933B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は周波数を制御信号により制御できる発
振器と、同調データ信号源と、同調データ信号源
により決まる周波数との間の差の符号とデイジタ
ル値を決めるデイジタル差決定回路と、前記差の
符号とデイジタル値とを制御信号の符号と振幅と
に変換するデイジタル−アナログ変換器とを具
え、このデイジタル−アナログ変換器が、デイジ
タル差に依存する周期的に生起するパルスパター
ンを発生し、且つそれから平滑回路により制御信
号を得る変調回路を具えるる周波数シンセサイザ
を内蔵する同調回路に関するものである。

（従来の技術） “Valvo Entwicklungsmitteilungen 70”
（1977年11月）第33〜35頁には上述したタイプの
同調回路が開示されているが、そこでは周期的に
生起するパルスパターンが持続時間が周波数差に
依存する周期的に生起するパルスになつている。

（発明が解決しようとする課題） しかし、周波数差がいくつかのビツトによつて
示されるデイジタル量で測られた場合に、発振器
が調整された状態では、同調データからの発振器
周波数のずれが充分小さいことを保証するため
に、このビツト数は充分大きくなければならな
い。このことは各期間のパルス持続時間を非常に
短く選ぶか、又は期間の持続時間を長く選ばねば
ならないことを意味する。而して、パルス持続時
間の短縮は回路の動作できる速度、従つて集積回
路技術により制約を受け、期間の延長は同調プロ
セス中に許せるものと考えるべき時間の持続時間
により制約される。

本発明の目的は過度に高速な集積回路を必要と
せず、十分短い待ち時間ですむようにするにあ
る。

（課題を解決するための手段） この目的を達成するため本発明によれば、冒頭
に記載したタイプの同調回路において、変調回路
に、差の値が予め定められた最小値より大きい時
差の上位のビツトによりパルスパターンを平均パ
ルス持続時間変調だけを行う回路と、差の値が予
め定められた最大値より小さい時差の下位のビツ
トにより全パルスパターンを振幅変調だけする回
路とを設けたことを特徴とする。

この手法によれば平均パルス持続時間変調で制
御信号を変換すべき周波数差のビツト数が大きく
なくてすみ、パルスの持続時間を同一にすれば、
Ｄ／Ａ変換器内の回路の動作速度を高くしないで
すむ。

このような本発明は周波数シンセサイザ回路で
は変換さるべきデイジタル量と制御信号との間の
比例関係に小さな不規則性があつても許されると
いう事実を認識した上でなされたものである。

注意すべきことはパルス持続時間変調と振幅変
調とを組み合わせた同調回路は「エレクトロニク
ス」1976年４月１日号の第86〜90頁から既知なこ
とである。しかし、ここにのつている回路では振
幅変調は全パルスパターン上で行われるのではな
く、そのごく一部だけで行われている。しかし、
これでは一体化できない付加平滑回路を用いてパ
ルス持続時間変調から振幅変調に中間段階で変換
することが必要となる。またこの場合同調回路は
電圧シンセサイザ回路であつて、これは変換すべ
きデイジタル量と変換された信号との間に完壁な
比例関係があることを必要とする。

（実施例） 図面につき実施例を挙げて本発明を詳細に説明
する。

第１図において受信信号は無線周波増幅器兼ミ
クサ部３の入力端子１に入力し、発振器９の出力
端子７から得られる発振信号を入力端子５に入力
する。この結果無線周波増幅器兼ミクサ部３の出
力端子１１に中間周波信号が得られる。この中間
周波信号は中間周波処理回路１３で更に処理され
る。

発振器９の出力端子７はまたANDゲート１５
の入力端子に接続する。ANDゲート１５のもう
一つの入力端子にはパルス発生器１９の出力端子
１７から周期的に生起するパルスが入り、これに
応じてANDゲート１５が導通し、発振信号を測
定カウンタ２３の計数信号入力端子２１に入力さ
せる。

パルス発生器１９の出力端子１７にパルスが生
起する前に、パルス発生器１９の出力端子２５に
パルスが現れ、このパルスが測定カウンタ２３の
書き込み信号入力端子２７に加えられ、同調デー
タ信号源として働く制御回路２９から受け取つた
同調データを測定カウンタ２３に書き込ませる。
この結果ANDゲート１５が導通しはじめる度毎
に測定カウンタ２３は同調データに対応する計数
位値をとる。

ANDゲート１５が導通している期間の終わり
において、測定カウンタ２３は同調データにより
決まる周波数と、計数信号入力端子２１から入つ
てくる発振器信号の周波数との周波数差に対応す
る位置をとつている。この差が正であれば、即ち
測定カウンタ２３の零位置を通つていない時は測
定カウンタ２３の符号信号出力端子３１に０信号
が現れ、差が負の時、即ち測定カウンタ２３の零
位置を通り終わつている時は１信号が現れる。

ANDゲート１５が導通している各導通期間の
終わりにおいて、測定カウンタ２３の出力端子群
３８は同調データにより決まる周波数と発振器周
波数との間の差の値を表すデイジタル信号の組を
示す。ANDゲート１５と測定カウンタ２３とは
差決定回路３５を形成する。

出力端子群３３は排他的論理和ゲート群３７に
接続し、また排他的論理和ゲート群３７には測定
カウンタ２３の符号信号出力端子３１を接続す
る。この排他的論理和ゲート群３７の排他的論理
和ゲートは入力される信号に応答して実質的に前
記周波数差の絶対値に対する信号の組を出力す
る。周波数が負の時生じる絶対値についての一致
からの非常に僅かなずれは、所望とあらば、測定
カウンタ２３の出力端子３１に出る符号信号によ
りゲート回路を動作させることにより補正するこ
とができる。このゲート回路は測定カウンタ２３
の入力端子２１に付加的計数パルスを与えること
ができる。

この絶対値は本例では14ビツト信号の組であつ
て、これらは排他的論理和ゲート３７の出力端子
に現れ、そのうち上位の11ビツトが変調カウンタ
４１の入力端子群３９に加えられる。ANDゲー
ト１５が導通している各期間が終わつた後、変調
カウンタ４１は書き込み信号入力端子４２にパル
ス発生器１９の入力端子４４から送られてくる書
き込みパルスを受け取る。変調カウンタ４１の出
力端子群４３は−１検出器４５を接続する。入力
端子４２に書き込み信号が生起して前記上位の11
ビツトを変調カウンタ４１に書き込む時、−１検
出器４５は変調カウンタ４１の位置が−１からず
れていることを検出し、−１検出器４５の入力端
子４７からANDゲート４９が開いていることに
応答して１信号を出力する。ANDゲート４９は
パルス発生器１９の出力端子５１から受け取つた
計数パルスを変調カウンタ４１の計数入力端子５
３に伝える。このANDゲート４９は下降計数し
ている変調カウンタ４１が−１の位置に達し、−
１検出器４５がその出力端子４７に０信号を出力
する時は閉塞される。

この結果持続時間τが前記周波数差の上位の１
１ビツトに依存する周期間に生起するパルスが−
１検出器４５の出力端子４７に生じる。これは第
３図の特性曲線３４７で表される。周波数差Δf
の関数としてのパルス持続時間τは（Δf／８＋１） の端数でない部分である関数に従う。

−１検出器４５の出力端子４７に周期的に生起
するパルスは電流発生器５７の入力端子５５に印
加される。

排他的論理和ゲート群３７の全ての出力端子は
コーデイング回路６１の入力端子群５９に接続す
る。コーデイング回路６１の３ビツト信号用出力
端子群６３は振幅メモリ６７の入力端子群６５に
接続する。振幅メモリ６７は書き込み信号入力端
子６９を有するが、これはパルス発生器１７の出
力端子４４に接続されている。この振幅メモリ６
７は変調カウンタ４１と同時に書き込まれる。こ
れはまた符号メモリ７１についてもあてはまる。
符号メモリ７１の入力端子７３は測定カウンタ２
３の符号信号出力端子３１に接続され、書き込み
信号入力端子７５がパルス発生器１９の出力回路
４４に接続されている。この結果周波数差Δfの
関数としての値Ｉが第３図の特性曲線３７９で表
される２ビツト信号の組が、電流発生器５７の入
力端子５５に加わるパルスと一緒に、電流発生器
５７の入力端子群７９に加えられる。この入力端
子群７９は振幅メモリ６７の出力端子群７７に接
続しておく。

これに加えて、符号メモリ７１の入力端子８３
から出力された符号信号は電流発生器５７の入力
端子８１に加えられる。

電流発生器５７の出力端子８５には周期的に生
起する電流パルスが現れるが、この電流パルスの
持続時間τは周波数差の上位ビツトにより決ま
り、振幅Ｉは入力端子群７９に加えられる３ビツ
トにより決まる。従つて周波数差の関数としての
振幅と持続時間との積Iτは第３図の特性曲線３８
５に従つて変化する。

第３図に示すように、電流発生器５７の出力端
子８５に現れるパルスパターンは最大値８以下の
値に対しては周波数差の下位の３ビツトで決まる
振幅変調だけを有し、最小値32以上では周波数差
の上位の11ビツトで決まる持続時間変調だけを有
する。これらの最大値と最小値との間に位置する
周波数差に対しては振幅パルス持続時間が周波数
差の下位と上位のビツトで決まる。

電流発生器５７の出力端子８５から出る電流パ
ルスはコンデンサ８７を充放電させ、このコンデ
ンサ８７から取り出される制御信号が発振器９の
制御信号入力端子８９に印加され、その発振周波
数を決める。この制御信号は発振器の周波数と同
調データとの間の差が零になるように発振器９の
周波数を制御する。

変調カウンタ４１、ANDゲート４９、−１検出
器４５、電流発生器５７、コーデイング回路４
１、振幅メモリ６７及び符号メモリ７１と組んで
排他的論理和ゲート群３７は変調回路９０を形成
するが、この変調回路９０のコーデイング回路６
１と電流発生器とを具える部分を第２図にブロツ
ク図の形で示す。

第２図において第１図の要素と対応する要素に
は同一符号を付した。

コーデイング回路６１の入力端子群５９は14個
の入力端子ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，
ｉ，ｊ，ｋ，ｌ，ｍ，ｎを有するが、その桁から
はａからｎに向かつて下がる。

コーデイング回路６１は３個の出力端子９１，
９３，９５を有するが、これらの出力端子に現れ
る信号は夫々スイツチ９７，９９及び１０１を動
作させる。

一方ではこれらのスイツチ９７，９９及び１０
１はスイツチ１０３と直列に接続されている。そ
してこのスイツチ１０３は電流発生器５７の入力
端子５５から入つてくるパルス持続時間信号によ
り動作させられる。他方ではスイツチ９７，９９
及び１０１は夫々電流源対１０５，１０７，１０
９，１１１及び１１３，１１５と直例に接続され
ている。そしてこれらの電流源は夫々＋4I、−4I、
＋2I、−2I、及び＋1I、−1Iを切り替えスイツチ１
１７に与える。この切り替えスイツチ１１７は入
力端子８１から入つてくる符号信号により動作さ
せられ、他側では出力端子８５に接続されてい
る。図面を簡明ならしめるため振幅メモリ回路と
符号メモリ回路とは図示していないが、符号１１
９で代表させている。これらのメモリ回路は第１
図に示したようにパルス発生器４４からの接続線
上の信号で制御される。

第３図の特性曲線３７９で表されているような
振幅変調を得るためにコーデイング回路６１の出
力端子９１にスイツチング信号S₁を発生させ、出
力端子９３にスイツチング信号S₂を発生させ、出
力端子９５にスイツチング信号S₃を発生させる
が、これらのスイツチング信号は下記の論理式で
定義される。

S₁＝（ａ＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇ＋ｈ＋ｉ）＋ｊ
＋ｋ＋ｌ S₂＝(a+b+c+d+e+f+g+h+i) ＋ｊ＋kl＋k′m S₃＝(a+b+c+d+e+f+g+h+i) ＋j′k′n＋j′km＋jl これらの式でダツシユは反転を意味する。

S₁において、項（ａ＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇ
＋ｈ＋ｉ）はORゲート１２１で与えられ、＋ｊ
はORゲート１２３で与えられ、＋ｋ＋ｌはORゲ
ート１２５で与えられる。

S₂において、項（ａ＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇ
＋ｈ＋ｉ）は同じくORゲート１２１で与えら
れ、項＋ｊ＋kl＋k′mは２個のANDゲート１２
７，１２９及びORゲート１３１で与えられる。

S₃において、項（ａ＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇ
＋ｈ＋ｉ）はやはりORゲート１２１で与えら
れ、項＋j′k′n＋j′km＋jlは３個のANDゲート１
３３，１３５，１３７及びORゲート１３９によ
り与えられる。

第３図の特性曲線３８５に見るように、周波数
差が大きくなるにつれIτ値の段差も大きくなり、
周波数差がもつと大きなところでも生ずるが、こ
れは周波数シンセサイザ回路のＤ／Ａ変換で許さ
れることである。蓋し、制御回路の挙動はＤ／Ａ
変換器の出力信号の現実の値と関係ないからであ
る。

上述した実施例では１期間当たり唯１個のパル
スの持続時間における変調を平均パルス持続時間
に対して用いているが、明らかに所望とあらば１
期間当たりのパルスの数を変調により変えること
もできる。

加えて振幅変調だけ若しくは平均パルス持続時
間変調だけ又はそれらの組み合わせについてのビ
ツトの数は自由に選択することができる。上述し
た実施例は殊に有利であることが判明した。所望
とあらば、Δf max＝Δf minに選んでコーデイ
ング回路６１を省くこともできるが、パルス持続
時間変調と振幅変調との組み合わせが行える範囲
が変わる場合はそれに合わせる必要がある。この
設計は真理値表の助けを借りれば簡単に実現でき
る。

以上受信機内にある同調回路につき説明した
が、本発明に係る同調回路は例えば送信機や測定
器で用いるものに適していることは明らかであ
る。

【図面の簡単な説明】

第１図は本発明に係る同調回路を内蔵する受信
機のブロツク図、第２図は本発明同調回路の変調
回路部の一例のブロツク図、第３図は第２図に示
した回路で得られるいくつかの特性曲線図であ
る。 ４１……変調カウンタ、４５……−１検出器、
５５……電流発生器５７の入力端子、６１……コ
ーデイング回路、６７……振幅メモリ、７９……
電流発生器の入力端子群、９０……変調回路。

Claims (1)

1. 【特許請求の範囲】 １ 周波数を制御信号により制御できる発振器
   と、同調データ信号源と、同調データ信号源によ
   り決まる周波数と発振器の周波数との間の差の符
   号とデイジタル値を決めるデイジタル差決定回路
   と、前記差の符号とデイジタル値とを制御信号の
   符号と振幅とに変換するデイジタル−アナログ変
   換器とを具え、このデイジタル−アナログ変換器
   が、デイジタル差に依存する周期的に生起するパ
   ルスパターンを発生し、且つそれから平滑回路に
   より制御信号を得る変調回路を具える周波数シン
   セサイザを内蔵する同調回路において、 変調回路９０に、差の値が予め定められた最小
   値（Δf min）より大きい時差の上位のビツトに
   よりパルスパターンを平均パルス持続時間変調だ
   けを行う回路４１，４５，５５と、差の値が予め
   定められた最大値（Δf max）より小さい時差の
   下位のビツトにより全パルスパターンを振幅変調
   だけする回路６１，６７，７９とを設け、 前記差の最大値は前記差の最小値より小さくす
   ると共に、変調回路９０を更に差がこの最大値
   （Δf max）と最小値（Δf min）の間に位置する
   時平均パルス持続時間変調と振幅変調との組み合
   わせを行えるように構成したことを特徴とする同
   調回路。