SU924846A1 - Устройство дл определени канала с наибольшим выходным напр жением - Google Patents
Устройство дл определени канала с наибольшим выходным напр жением Download PDFInfo
- Publication number
- SU924846A1 SU924846A1 SU802990536A SU2990536A SU924846A1 SU 924846 A1 SU924846 A1 SU 924846A1 SU 802990536 A SU802990536 A SU 802990536A SU 2990536 A SU2990536 A SU 2990536A SU 924846 A1 SU924846 A1 SU 924846A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- voltage
- input
- level
- comparators
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к измерительной технике и может быть использовано в технике св зи дл автовыбора каналов с наибольшим выходным напр жением. Известно устройство дл определени канала с наибольшим выходным напр жением посто нного тока, содержащее в каждом канале резистор, один конец кото рого подключен к. источнику сигнала, дру гой - к входу согласующего каскада, выход которого подключен к первому входу компаратора соответствующего канала, причем к источникам сигналов подключены также анализирующие цепи, кажда из которых состоит из последовательно соединённых резистора и диода, катоды которых объединены и подключены к входу , общего дл всех каналов, согласук шего каскада, выход которого одновременно подключен к вторым входам всех компараторов Cl. В указанном устройстве ЕЖОДНОЙ сигн с наибольшим уровнем напр жени прсто ного тока положительной пол рности проходит через соответствующунэ анализирующую цепь и выдел етс на входном сопротивлении общего дл всех каналов согласующего каскада, запира при этом диоды, анализируемых цепей остальнь1х каналов. Таким образом, на объединенные, например , инвертирующие входы компараторов (при условии, что согласующие каскады не инвертируют пол рность входных сигналов ) поступает уровень напр жени положительной пол рности, формирующий на выходах компараторов уровень напр жени близкий нулю. Дл формировани на выходе компаратора, соответствующего каналу с максимальным уровнем выходного сигнала, уровн напр жени соответствующего уровню логической 1, необходимо, чтобы на неинверсирующек входе этого компаратора присутствовал уровень напр жени положительной пол рности большей , чем уровень напр жени на инвертирующем входе. В описываемом устрой- стве это обеспечиваетс оа счет пац(ни
-аи зйжеии на соответствующей анализируемой цепи.
-(едостатксзм устройства вл етс низка точность выбора при малых значе гпт х сравниваемых напр жений (менее 0,5-0,7 В).
Наиболее близким к предлагаемому вл етс многоканальный индикатор экст ремума, содержащий компараторы, много канальный сумматор, генератор импульса, ци(|5эоаналоговый преобразователь и ключ генератора иМ1гульсов 2.
Работа указанного устройства основаt . .
на не принципе развертывающего урав новешивани , поэтому ьно имеет сравнительно большую динамическую погрешность .
Цель изобретени - снижение динамической погрешности.
Указанна цель достигаетс тем, что в известное устройство, содержащее компараторы , первые входы которых вл ютс входами устройства, многоканальный сумматор, входы которого соединены с выходами соответствующих компара оров , цифроаналоговый преобразователь, выход которого соединен со вторыми . входами компараторов, генератор , выход которого соединен с коммутирующим входом основного ключа, введаны двухпороговый компаратор и дорого вый элемент,ВХОДЫ которых соединены с выходом-многоканального сумматора, реверсивный счетчик, инвертор, вход которого соединен с выходом порогового эле мента, и -два дбполнительнь хключа, управл ющий вход первого из которых соединен с выходом порогового элемента его коммутирующий вход соединен с коммутирующим выходом -госновного ключа, а его коммутирующий выход соединен с одним на входов реверсивного счетчи,ка , выход которого соединен с входом цифроаналогового преобразовател , управ л ющий вход основного ключа соединен с выходом двухпорогового компаратора, управл ющий вход второго дополнительного ключа соединен С вьтходом инвертора , его л-коммутируюдшй вход соединен
с коммутирующим входом первого ДОПОЛ.витального клюда, а.его ко(ммутирующий выход соединен с вторым входом ревер - сивного счетчика.
На чертеже представлена структурна электрическа схема устройства.
Устройство содержит входы , компараторы , многоканальный сумматор 3, пороговый элемент 4, инвер
тор 5, дополнительный ключ 6, реверсивный счетчик 7, цифроаналоговый преобразователь 8, импульсный генератор 9, основной ключ 10, второй дополнительный ключ 11, двухпороговый компаратор 12.
Устройство работает следующим образом .
Уровни напр жени , например, положи тельной пол рности поступают на инвер; тирующие входы компараторов 2-1 2- п . На объединенные инвертирующие входы -компараторов 2-1 1-п подаетс напр жение с выхода ци4ро-аналогового преобразовател S. Если в какой-то момент ,времени на неинвертирующих входах сразу нескольких .компараторов 2-1 2-п будут присутствовать зфовни напр жени положительной пол рности большие, чем уровень положительного напр жени на выходе цифроаналогового преобразовател 8, то на выходах указанных компараторов 2 присутствуют уровни логической 1. Каждый такой уровень, поступа на соответcтвyющvIЙ выход сумматора 3, увеличивает уровень напр жени на его выходе на величину дУ , таким образом, уровень напр жени на выходе сумматора 3 определ етс выражением.
ди ,
гдеГп - число каналов, в которых (на данный момент времени) уровень их выходного напр жени превышает уровень напр жени на выходе цифроаналогового преобразовател 8,
Напр жение с выхода сумматора 3 одновременно поступает на вход двух- порогового компаратора 12 и на порогового элемента 4. Компаратор 12 представл ет собой сцвоениый кгаушаратор с допусковой зоной вхоаного сигнала равной 0,8 - 1,2 Ди . Если напр жение на выходе сумматора 3 находитс в yjia-fзанной допусковой зоне., то это означает что только один компаратор 2 имеет на выходе уровень логической 1, и этот ком паратор соответствует каналу, имеющему на данный момент времени наибольшее выходное напр жение посто нного тока. Приэтом положительный уровень напр жени с выхода двухпорогового ксмпаратора 12 закрывает ключ Ю.
Если уровень . -напр жени на выходе сумматора 3 имеет значение 0,8 1,2ди ,т. е. выйдет за пределы допусковой зоны комларатора 12, то на выходе компаратора 12 формируетс уровень напр жени близкий
нулю, которым открываетс ключ 1О, и управл ющие импульсы с выхода тактового генератора 9 проход т на входы к. 6 и 11. Одновременно пороговый элемент 4 при UQ 7 Д U , что cooiv ветствует тому, что несколько компараторов 2 имеют на выходах уровни 1, фop даpyeт на своём выходе уровень Hanpжени , которым закрываетс ключ 11 и открываетс ключ 6. При этом управл ющие импульсы с выхода тактового генератора 9 через открытые ключи 10 и проходит на вход Сложение реверсивного счетчика 7. Каждый импульс, поступающи на вход Сложение реверсивного счетчика 7 на одну ступеньку, увеличивает уровень напр жени на выходе иифроаналогового преобразовател 8, что приводит к по влению нулевых уровней на выходах, компараторов 2. При этом уровень напр жени на выходе су1 дматора 3 дискретно уменьшаетс до тех пор, пока не попадает в допусковую зону двухпорогового компаратора 12, который закрывает ключ 10, и на этом заканчиваетс процесс определени канала с наибольшим выходным напр жением посто нного тока.
Если в выбранном канале уменьшитс уровень выходного напр жени , то на выходе сумматора 3 уровень напр жени станет близок нулю и выйдет из допусковой двухпорогового компаратора 12 При этом двухпороговый компаратор открывает ключ 10. Одновременно, при уровне выходного напр женуш сумматора 3, равным Д и , пороговый элемент 4 формирует на своем выходе уровень напр жени , открывающий ключ 1 и закрывающий ключ 6. При этом управл ющие импульсы с выхода генератора 9 через открытые ключи 10 и 11 проход т на вход Вычитание реверсивного счетчика 7. Каждый импульс, поступающий на вход Вычитание реверсивного счетчика 7, на одну ступеньку уменьшает уровень напр жени на выходе цифроаналогового преобразовател 8. В конечном итоге эт приведет к по влению уровн 1 на выходе одного из компараторов 2, соответ ствующего каналу, имеющему на данный мом.ент времени наибольшее выходное напр жение посто нного тока.
Технико-экономический эффект иэобрв.тени заключаетс в снижении дивам -ческой погрешности.
Claims (2)
1.За вка ФРГ № 2606889, кл. QOlR 19/ОО, 25.08.77
2.Авторское свидетельство СССР
№ 597084, кл. Н 03 К 5/18, 02.04.76 ( прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802990536A SU924846A1 (ru) | 1980-10-04 | 1980-10-04 | Устройство дл определени канала с наибольшим выходным напр жением |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802990536A SU924846A1 (ru) | 1980-10-04 | 1980-10-04 | Устройство дл определени канала с наибольшим выходным напр жением |
Publications (1)
Publication Number | Publication Date |
---|---|
SU924846A1 true SU924846A1 (ru) | 1982-04-30 |
Family
ID=20920979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802990536A SU924846A1 (ru) | 1980-10-04 | 1980-10-04 | Устройство дл определени канала с наибольшим выходным напр жением |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU924846A1 (ru) |
-
1980
- 1980-10-04 SU SU802990536A patent/SU924846A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3997892A (en) | Digital to analog converter with improved companding | |
EP0708530A1 (en) | Current source driven DA converter and AD using the same | |
US4404544A (en) | μ-Law/A-law PCM CODEC | |
SU924846A1 (ru) | Устройство дл определени канала с наибольшим выходным напр жением | |
US3636555A (en) | Analog to digital converter utilizing plural quantizing circuits | |
US3760407A (en) | P c m coders | |
US5264851A (en) | A/D converter utilizing a first reference voltage divider and level shifting of a second voltage divider by input signal | |
US3588884A (en) | Analog-to-digital converters | |
US3757298A (en) | Decimal limit set for a binary digital signal comparison | |
US4473818A (en) | Bipolar digital to analog converter | |
JPH0241933B2 (ru) | ||
US3359552A (en) | Analog to digital convertor system | |
US4010422A (en) | Transmitter for forming non-linear pulse code modulated samples of analog signals by timing the integral of signal samples | |
US3550116A (en) | Analog to digital converter coder | |
JPS5923625A (ja) | 信号処理回路 | |
SU907734A2 (ru) | Преобразователь посто нного напр жени в переменное | |
SU999146A1 (ru) | Устройство дл определени канала с экстремальным уровнем выходного напр жени | |
SU1594690A2 (ru) | След щий аналого-цифровой преобразователь | |
JPS6333013A (ja) | アナログ/デイジタル変換器 | |
SU1100737A1 (ru) | Устройство контрол качества радиотелефонных каналов св зи | |
SU1332546A2 (ru) | Устройство контрол качества радиотелефонных каналов св зи | |
SU1172015A1 (ru) | Преобразователь напр жени в частоту | |
SU858207A1 (ru) | Реверсивный аналого-цифровой преобразователь | |
SU1078607A1 (ru) | Устройство преобразовани импульсно-кодовой модул ции в модул цию по длительности | |
SU1420656A2 (ru) | Устройство сравнени напр жений |