SU999146A1 - Устройство дл определени канала с экстремальным уровнем выходного напр жени - Google Patents
Устройство дл определени канала с экстремальным уровнем выходного напр жени Download PDFInfo
- Publication number
- SU999146A1 SU999146A1 SU813331778A SU3331778A SU999146A1 SU 999146 A1 SU999146 A1 SU 999146A1 SU 813331778 A SU813331778 A SU 813331778A SU 3331778 A SU3331778 A SU 3331778A SU 999146 A1 SU999146 A1 SU 999146A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- level
- voltage
- input
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к измерительной технике и ьюжет использоват с дл сравнени напр жений, а также в устройствах анализа частотно-разнесенных каналов систем св зи. Известно устройство дл автоматического определени канала с минимальным уровнем выходного напр жени содержащее последовательно соединенные блок интеграторов, входы которого вл ютс входами устройства, и коммутатор, вторые входы которого подключены к выходам -блока управлени , вторые выходы блока управлени подключены к вторым входам блока интеграторов , третьи выхода) блока управлени соединены с входами запоминающего блока, последовательно соединенные преобразователь аналог код , буферный регистр и блок сравнени , вторые входы которого подключены к выходу преобразовател аналог код , выход компаратора подключен к входу преобразовател аналог - код, первый управл ющий выход которого подключен к входу блока управлени , третий выход блока управлени подклкАен к установочному входу буферного регистра, второй управл ющий выход преобразовател аналог - код подключен к управлиощёму входу блока сравнени , выход которого подколочен к управл ющим входам запоминающего блока и буферного регистра,выходы запоминающего блока вл ютс выходом устройства 1.т, Недостатками этого устройства вл ютс низкое быстродействие, вызванное использованием метода последовательного сравнени выходных напр жений каналов, а также чрезмерна аппаратурна сложность. Наиболее близким по технической сущности к изобретению вл етс устройство дл определени канала с наибольшим выходным напр жением, содержащее компараторы, первые входы которых объединены, а выходы подключены к входам многоканального сумматора , выход которого подключен к входу порогового элемента, и через двухпороговый компаратор первый и второй ключи подсоединены к первому входу реверсивного счетчика, выход которого подключен к входу цифроаналогового преобразовател , а управл ющий вход второго ключа через инвертор и третий ключ подсоединен к, второму входу реверсивного счетчика через инвертор и третий ключ, сигнальный вход которого подключен к выходу первого ключа/ сигнальный вход которого соединен с выходом генератора импульсов (2.
Недостатком известного устройства вл етс ограниченные функциональные возможности, так как оно определ ть только канал с максимальным, выходным напр жением.
Цель изоб{)етени - расширение функциональных возможностей устройства пу тем обеспечени выбора экстремальных (максимального.или минимального) значений выходного напр жени каналов.
Поставленна цель достигаетс тем, что в устройство, содержащее компараторы , входы KOTOjxjx объединены, а выходы подключены к входам многоканального сумматора, выход которого подключен к входу порогового элемента, и через двухпороговый компаратор первый и второй ключи подсоединены к первому входу реверсивного счетчика,, выход которого подключен к входу циф .ро-аналогового преобразовател , а управл ющий вход второго ключа подсоединен к второму входу реверсивного счетчика .через инвертор и третий ключ сигнальный вход которого подключен к выходу первого ключа, сигнальный вход которого соединен с выходом генератора импульсов, введены многокансшьный коммутатор, допо.лнитёльный инвертор и аналоговые сумматоры, входы которых подключены к шинам входных сигналов и к входам многоканального коммутатора , вторыми входами соединенного с выходами аналоговых сумматоров, вторые входы которыхообъединены и подключены через первый коммута.тор к выходу цифро-аналогового преобразовател , а выход первого коммутатора подключен к объединенным входам компараторов , вторые входы KOTOI IX подключены к выходам многоканального коммутатора, при этом выход порогового элемента .через дополнительный инвертор подключен к первому входу второго коммутатора и непосредственно к второму входу второго коммутатора, причем управл ющий вход третьего ключа соединен с выходом второго, коммутатора , управл ющий, вход которрго подсоединен к управл ющим входам первого и Mtioroканального коммутаторов и управл ющей входной шине.
На чертехсе представлена электрическа структурна схема предлагаемого устройства.
Устройство содерхсит аналоговые сумматоры. l-l:l-N, входы которых соединены с входами многоканального коммутатора 2 и одновременно вл ютс входами устройства. Выходы аналоговых сумматоров подключены к дЬ угим входам многоканального коммутатоТ ра 2, выходьл которого соединены с .
входами компараторов 3-1 «3-11, вторые входы которых соединены с выходом первого коммутатора 4, другой выход которого соединен со вторыми входами сумматоров 1-1«1-N. Выходы компараторов 3-1-3-N подключены к входам многоканального сумматора 5, выход которого через последовательно соединенг.. ные двухпороговый компаратор б, ключи 7 и 8 соединены с входом реверсивного счетчика 9, выход которого подключен к вх,оду цифро-аналогового преобразовател 10. Между выходом многоканального сумматора 5 и управл ющим входом ключа 8 последовательно включены пороговый элемент 11, инвертор 12 и второй коммутатор 13, второй вход которого соединен с выходом порогов рго элемента 11. Выход второго коммутатора 13.через инвертор 14 и ключ 15 соединен со вторым входом реверсивного счетчика 9. Сигнальный вход ключа 15 соединен с выходом ключа 7, сигнальный вход которого подключен к выходу генератора 16 импульсов., выход цифро-аналогового преобразовател 10 соединен с сигнальным входом первого коммутатора 4. Управл ющие входы ко;лмута .торов 2, 4 и 13 объединены и вл ютс управл ющим входом устройства I
Устройство работает следующим образом .
В режиме выбора канала с минимальным уровнем выходного напр хсени на управл ющие входы коммутаторов 2, 4 и 13. подаетс управл ющее напр хсение, равное, например, уровню логического нул . При этом объединенные неинвертирующие входы аналоговых сумматоров подключаютс к выходу цифроаналогового преобразовател 10, их выходы соедин ютс с неинвертирующими входами компараторов 3-13-N, объединенные инвертирующие входы которых коммутатором 4 подключаютс к общей шине, а к управл ющему входу ключа 8 подсоедин етс выход инвертора 12.
Выходные напр жени каналов, например , положительной пол рности поступают на инвертирующие входы аналоговых сумматоров l-lpl-N, при этом на .выходе аналогового сумматора 1, соответствующему каналу с минимальным выходным напр жением, выходное напр жение имеет отрицательную пол рность, но более положительного уровн , чем выходные уровни сумматоров 1, соответствующие другим каналам. Одновременно на объединенные неинвертирующие входы аналоговых сумматоров 1-lsl-N поступает напр жение положительной пол рности с выхода цифро-аналогового .преобразовател 10.
Claims (1)
- Если-в какой-то момент времени на инвертирующих входах нескольких аналоговых сумматоров 1 присутствуют уровни напр жени положительной пол рноети меньше, чем уровень положительног ( Напр жени на виходе цифро- аналогово го П5)еобразовател 10, то на выходах указанных сумматоров 1 присутствуют уровни напр жени положительнс: пол рности , и на выходах соответствуючдах ког.шараторов 3 присутствуют уров ни напр жени , равные уровню логичес кой . Каждый такой уровень, поступа на соответствующий вход сум матора. 5, увеличивает -уровень напр жени на его выходе на величину АЦ таким образом, уровень напр жени на выходе сумматора 5 определ етс выражением , гдеУИ-число каналов, в которых ( на данный момент времени) уровень их выходного, напр жени меньше уровн напр жени на выходе ци фро-аналогового преобразовате л 10. Напр жение с выхода cyNwaTopa 5 одновременно поступает на входы двух порогового компаратора 6 и порогового эле. 11. Компаратор б представл ет собой сдвоенный компаратор с допуско вой зоной входного сигнала, равной 0,8-1,2ди. Если Нсшр хгение на.выходе суммато ра 5 имеет значение 0,8 AU Uc7f,2AU, т. е. выходит из допусковоП зоны ком паратора ,6, то на выходе компаратора б формируетс уровень, напр жени , близкий нулю, которым открываетс ключ 7, и управл ющие импульсы с выхода генератора 16 проход т на вxo,ы ключей 8 и 15. Одновременно пороговы злемент 11 при U.U , что соответс.т вует тому, что несколько компараторов 3 имеют на выходах уровни логической Ч, также формирует на своем выходе уровень логической . Этот уровень через инвертор 12 и коммутатор 13 поступает на управл ющий вход ключа 8. При 3том управл ющие импульсы с выхода генератора 16 через открытые ключи 7 и 8 проход т на вход Вычитание реверсивного счетчика 9. Каждалй импульс, поступающий на вход Вычитание реверсивного счетчика 9, на одну ступеньку уменьшает уровень напр жени на выходе цифроаналогового Прёобразовател 10, что понижает уровень напр жени на выходах аналоговых сумматоров 1 и приводит к по влению уровней логического О на выходах компараторов 3. При этом уровень напр жени на выходе сумматора 5 дискретно уменьшаетс до тех nojfi, пока не попадет в допусковую зону компаратора б, который закрыва.ет ключ 7 и на этом заканчиваетс процесс определени канала с минимальным выходным напр жением. . Если в выбранном канале увеличиваетс уровень выходного напр жени настолько, что выходное напр жение соответствующего аналогового сумматора 1 измен ет знак на отрицательный, то на выхдде соответствующего Kcrianaратора 3 уровень выходного напр жени принимает -значение логического О. При этом на выходе сумматора 5 уровень напр жени становитс близок ну- лю выходит из допусковой зоны компаратора б, выходным напр жением которого открываетс ключ 7. Одновременно при уровне выходного напр жени сумматора 5, равного пороговый элемент 11 формирует на своем вы , котоходе уровень логического рый через инвертор 12 и, коммутатор 13 поступает иа управл ющий вход ключа 8 и инвертор 14. При этом управл ющие импульсы с выхода генератора 16 через открытые ключи 7 и -15 проход т на вход Сложение реверсивного счетчика, 9. Каждай импульц поступаюглий на вход Сложение реверсивного счетчика 9 на одну ступеньку увеличивает уровень напр ;хени иа выходе цифро-аналогового .преобразовател 10. Увеличение уровн напр хсени на выходе цифро-аналогового преобразовател 10,Б конечном счете,приводит к тому, что у одного из аналоговых сумматоров 1 выходное напр жение отрицательной пол рности мен ет -знак на положительный , а это приводит к по влению уровн логической Ч на выходе компаратора 3, соот-ветствующего каналу, имеющему на данный момент времени наименьшее выходное напр жение. В режиме выбора канала с наибольшим выходным напр жением на управл ющий вх ед устройства подаетс напр жение , равное уровню логической . При. этом управл ющий вход ключа 8 и вход инвертора 14 с помощью коммутатора 13 подключаетс к выходу порогового элемента 11, выход цифро-аналогового преобразовател 10 подключаетс к инвертирующим входам компараторов , сигнальные входы устройства подключаютс к неинвертирующим входам указанных ком-, параторов, а неинвертирующие входы аналоговых сумматоров подключаютс к общей шине. В остальном работа устройства по выбору канала с наибольшим выходным напр сением повтор ет процесс выбора канала с наименьшим напр жением. Формула изобретени Устройство дл автоматического определени кайала с экстремальным уровнем выходного напр жени , содержащее компараторы, первые входы которых объединены, а выходы подключены к входам многоканального сум-, матора, выход которого подключен к
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813331778A SU999146A1 (ru) | 1981-08-25 | 1981-08-25 | Устройство дл определени канала с экстремальным уровнем выходного напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813331778A SU999146A1 (ru) | 1981-08-25 | 1981-08-25 | Устройство дл определени канала с экстремальным уровнем выходного напр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU999146A1 true SU999146A1 (ru) | 1983-02-23 |
Family
ID=20974517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813331778A SU999146A1 (ru) | 1981-08-25 | 1981-08-25 | Устройство дл определени канала с экстремальным уровнем выходного напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU999146A1 (ru) |
-
1981
- 1981-08-25 SU SU813331778A patent/SU999146A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4195282A (en) | Charge redistribution circuits | |
US4380756A (en) | Charge redistribution circuit having reduced area | |
SU999146A1 (ru) | Устройство дл определени канала с экстремальным уровнем выходного напр жени | |
US4206323A (en) | Dual tone multifrequency signal receiver | |
SU1420656A2 (ru) | Устройство сравнени напр жений | |
SU1332546A2 (ru) | Устройство контрол качества радиотелефонных каналов св зи | |
SU885947A1 (ru) | Устройство регулировани уровн квантовани | |
SU752792A1 (ru) | Преобразователь "аналог-код | |
SU1656574A1 (ru) | Устройство дл сжати информации | |
SU1653156A1 (ru) | Делитель частоты следовани импульсов | |
US3705399A (en) | Digital to analog converter | |
SU924846A1 (ru) | Устройство дл определени канала с наибольшим выходным напр жением | |
SU900427A1 (ru) | Устройство дл определени моментов по влени экстремума | |
SU1750043A1 (ru) | Устройство дл сравнени напр жений | |
SU621087A1 (ru) | Аналого-цифровой преобразователь | |
SU1100737A1 (ru) | Устройство контрол качества радиотелефонных каналов св зи | |
SU1018230A1 (ru) | Аналого-цифровой преобразователь | |
SU1284000A2 (ru) | Синхроселектор | |
SU1338080A2 (ru) | Устройство дл регенерации телеграфных посылок | |
SU924850A1 (ru) | Многоканальный преобразователь напр жени в код | |
SU907734A2 (ru) | Преобразователь посто нного напр жени в переменное | |
SU1208597A1 (ru) | Кодирующее устройство | |
SU864552A1 (ru) | Адаптивный аналого-цифровой преобразователь | |
SU906010A1 (ru) | Устройство дл регенерации цифрового сигнала | |
SU898634A1 (ru) | Резервированное устройство |