SU1208597A1 - Кодирующее устройство - Google Patents
Кодирующее устройство Download PDFInfo
- Publication number
- SU1208597A1 SU1208597A1 SU833673276A SU3673276A SU1208597A1 SU 1208597 A1 SU1208597 A1 SU 1208597A1 SU 833673276 A SU833673276 A SU 833673276A SU 3673276 A SU3673276 A SU 3673276A SU 1208597 A1 SU1208597 A1 SU 1208597A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- comparator
- inputs
- outputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
1
Изобретение относитс к автоматике и технике св зи и может быть использовано при создании универсальных кодеров с дельта-модул цией (ДМ) и импульсно-кодовой модул цией (ИКМ).
Цель изобретени - расширение функциональных возможностей устройства путем обеспечени работы в асинхронном режиме li устранение избыточности в синхронном в отсутствие входных сигналов.
На фиг.1 представлена функциональна схема кодирующего устройства на фиг.2 - диаграммы, по сн ющие
2
его работу.
Кодирующее устройство содержит блок 1 вычитани , в качестве которого может быть использован операцион- усилитель (ОУ) , инвертор 2, коммутирующий элемент 3, первый 4 и второй 5 компараторы, реверсивный счетчик 6, дифференциальный усилитель 7, элемент ИЛИ-НЕ 8, двухпол р- ньй преобразователь 9 код-напр жение (ПКН), элемент 10 задержки, источник
11эталонного напр жени , делитель
12напр жени и многоканальный коммутатор 13.
Первый вход блока 1вычитани вл етс входом устройства, выход блока 1 вычитани соединен с первым входом коммутирукщего элемента 3, второй вход которого подключен к общей (нулевой) шине, а выход соеди- нен с неинвертирующим входом первого 4 и инвертирующим входом ззторого 5 компараторов. Выходы компара оров 4 и 5 подключены соответственно к суммирующему и вычитающему входам ре- версивного счетчика 6, неинвертирующему и инвертирующему входам дифференциального усилител 7 и входам элемента ИЛИ-НЕ 8, выход которого через элемент 10 задержки соединен с управл ющим входом коммутирующего элемента 3. Выход источника 11 эталонного напр жени подключен к входу делител 12 напр жени , выходы которого соединены с соответствую- щими входами многоканального коммутатора 13, выход которого подключен к инвертирующему входу первого компаратора 4, через инвертор 2 к инвертирующему входу второго компаратора 5 и к опорному входу ПКН 9, выход которого соединен с вторым входом блока 1 вычитани . Выходы:разр дов ре
15
10
20
25
ЗО j дз 50 55 2085972
версивного счетчика 6 подключены к входам ПКН 9 и дискретизатора 14, управл ющий вход которого соединен с входом опроса устройства. Выходы второго, третьего и четвертого разр дов счетчика 6 подключены также к управл ющим, входам коммутатора 13. Выходы дискретизатора 14 вл ютс первыми выходами устройства (выходами ИКМ), а выход усилител 7 - вторым входом устройства (выход ДМ).
На фиг.2 изображены входной сигнал и соответствующее ему изменение напр жени на выходе двухпол р- ного ПКН 9 (Q), сигнал на выходе первого компаратора 4 при положительной крутизне изменени входного сигнала (5), сигнал на выходе второго компаратор а 5 при отрицательной крутизне изменени входного сигнала (Ь); последовательность выходных сигналов асинхронной ДМ на выходе дифференциального -усилител 7 (т.). UH обозначают напр жени , определ ющие зону нечувствительности, с - шаг квантовани , иПКН напр жение на выходе двухпол рного ПКН 9, LJit i выходное напр жение компаратора 4, 1-/к,5 выходное напр жение компаратора 5, м - выходное напр жение дифференциального усилител 7, Ь - соответствующие моменты времени.
Коммутирующий элемент 3 предназначен дл подключени к входам компараторов 4 и 5 сигнала рассогласовани при подаче логической единицы с выхода элемента 10 задержки или нулевого потенциала в случае поступлени логического нул на его управл ющий вход.
Кодирующее устройство работает следующим образом.
На выходе блока 1 вычитани формируетс разность напр жений Up между мгновенным значением входного сигнала Ug, и предьщущим значением этого сигнала, величина которого соответствует коду реверсивного счетчика 6. Если разность Up равна нулю или находитс в зоне нечувствительности, величина которой соответствует шагу квантовани , T,e.-Un cUp C- -UH (фиг.2а)5 то на выходах компараторов 4 и 5 устанавливаютс логические нули в силу того, что потенциал + UH на инвертирующем входе компаратора 4 вьше потенциала на его неинвертирующем входе, а потенциал -U на неинвертирующем входе компаратора 5 ниже потенциала на его инвертирующем входе. Таким образом, на выходе элемента ИЛИ-НЕ 8 и, следовательно , на управл ющем входе комму- тирующего элемента 3 через врем tj задержки в элементе 10 присутствует логическа единица. Наличие логической единицы однозначно приводит к тому, что на вькод коммутирующего элемента подаетс напр жение Up . Реверсивный счетчик 6 и двухпол рньш ПКН 9 при нахождении Up в зоне нечувствительности не измен ют своего состо ни ,
Если разность Up между теку1цим значением входного напр жени U и предьщущим его значением UHKH снимаемым с выхода двухпол рного ПКН 9,- Up i и 1 , то состо ние компаратора 5 не измен етс , а на выходе компаратора 4 устанавливаетс логическа единица, котора приводит к по влению на входе элемента 10 задержки логического нул , который через врем tj по вл етс на управл ющем входе коммутирующего элемента 3. Под действием логического нул на выход коммутирующего элемента 3 поступает нулевое напр жение, подключенное на второй вход элемента 3, и на выходе компаратора 4 устанавливаетс логический нуль. По сформированному таким образом импульсу (по перепаду напр жени из логического нул в логическую единицу) состо ние реверсивного счетчика 6 измен етс на единицу в сторону увеличени счета (фиг.2&, момент t ) и, следовательно , напр жение на выходе двухпо- л рного ПКН 9 измен етс ступенчато на один шаг квантовани (фиг.2й, момент tj, ). При этом напр жение рассогласовани снова входит в зону нечувствительности . Сформированный импульс , длительность которого равна tj , пройд без инвертировани через дифференциальньш усилитель 7, поступает на выход дельта-модулиро- ванной последовательности.
При устройство работает аналогично за исключением того, что при этом срабатывает компаратор 5, реверсивный счетчик 6 измен ет свое состо ние в сторону уменьшени счета (фиго2Б, момент tt, ), а дифференциальный усилитель 7 инвертирует импульс , сформированный на выходе
0
5
компаратора 5, т.к. выход компаратора 5 соединен с инвертирующим входом, дифференциального усилител 7 (фиг.2г, моментtц ).
Таким образом, на выходе дифференциального yci-шител 7 формируетс последовательность сигналов ДМ, котора поступает в линию св зи (фиг.2-г). .
Съем сигнала ИКМ осуществл етс с выхода дискретизатора 14, цифровые входы которого соединены с цифровы- ми выходами реверсивного счетчика 6.
Так как состо ние реверсивного счетчика 6 соответствует погрешностью квантовани значению входного аналогового сигнала в цифровом виде, то при поступлении внешнего импульса опроса, частота которого удовлетвор ет требовани м теоремы Котельникова, на выходных 8-разр дных шинах дискретизатора 14 формируетс И1Ш-сиг- нал.
При Up в случае, когда после одного и тульса, сфорш - рованного на выходе кo mapaтopa 4 или 5, сигнал рассогласовани Up не входит в зону нечувствительности (этот случай имеет место в момент
0 включени ), начинаетс формирование последующих импульсов (фиг.25, момент to). npHUp - UiJ логический нуль, установившийс на выходе компаратора 4, приводит к по влению на выходе
5 элемента 10 задержки логической
единицы, котора через врем Т поступает на управл ющий вход коммутирующего элемента 3, на выход которого при этом проходит рассогласо0 вани Up . После этого происходит
переключение компаратора 4 и установление на его вькоде логической единицы , что приводит к по влению на управл ющем входе коммутирующего
5 элемента 3 через врем Lj логического нул и, следовательно, поступлении нулевого напр жени на выход коммутирующего элемента 3. При этом на выходе кo mapaтopa 4 устанавливаетс
0 логический нуль, а на управл ющем входе коммутирующего элемента 3 че- 15ез врем ti - логическа единица и, соответственно,на выход коммутирующего элемента 3 проходит напр жение
5 рассогласовани Up ,, уже меньшее по своеьгу значению. Таким образом форми- Р чотс последующие импульсы, а реверсивный счетчик 6 измен ет свое сое-
то ние в сторону увеличени счета. Это продолжаетс до тех пор, пока сигнал рассогласовани не войдет в зону нечувствительности (фиг.2а5с5 , момент t ).
Характеристика компрессии в кодирующем устройстве достигаетс выборо эталонных напр жений, определ ющих зону нечувствительности при работе компараторов 4 и 5; ,-i опорного напр жени на двухпол рном ПКН 9. Выбор эталонных напр жений из р да 1/16, 1/8, 1/4, 1/2, 1, 2 и 4 осуществл етс в зависимости от состо ни второго, третьего ;-: четвертого старших разр дов счетчика 6, опре- дел ющих номер сегмента характеристики компапдировани . Формирование опорных напр жений ПКН 9 и напр же- ни +UH компаратора 4 производитс с помол1;ью высокоста55ильного источника 11 эталонного напр жени (0:1%
по напр жению), делител 12 напр же
ни и многоканального ком1 утатора
13 с выходным согласующим устройством . Формирование напр жени компаратора 5 производитс с помощью инвертора 2.
Если уровень входного сигнала мал, то кодирование происходит на первом сегменте характеристики компрессировани , когда второй, третий и четвертый разр ды (три разр да номера сегмента) реверсивного счетчика 6 наход тс или в нулевом состо нии, или в состо нии 001, При этом на выход многоканального коммутатора 13 поступает с делител 12 Кс:.1р:О .о- ни минимальное эталонное напр жени равное 1/16, что обеспечиваетс непосредственным соединением двух входов многоканального коммутатора 13, на. которые поступает самое низкое эталонное нар жение, равное 1/16. Это же напр жение определ ет половину зоны нечувствительности, .так как оно одновременно подаетс и на инвертирующий вход компаратора 4, и через инвертор на неинвертирующий вход компаратора 5. Эталонное напр жение 1/16, поступающее на опорный вход двухпол рного ПКН 9, обеспечивает получение на его выходе уровн соответствующего единице младщего разр да первого сегмента характе-рис тики компрессировани . ДействР1тель но, поступление счетных импульсов н
вход реверсивного счетчика 6, выходы которого соединены с ПКН 9, определ етс величиной зоны нечувствительности , значение которой равно 1/18 1/256 1/2048 из-за наличи в блоке 1 вычитани усилени в 256 раз. Выбор указанного коэффиди- ента усилени блока 1 вычитани определ етс прин тым характеристикой компрессировани и значением одного |дискрета в ИКМ-системах. Так, с уче- JTOM изменени входного сигнала К от -1 до - -1 (в относительных единицах) при числе шагов квантовани 4096, как зто прин то в пpeoбpaзoвaтeJ7 x систем передачи с ИКМ дл телефонии,, один дискрет определ етс значением 2/4096, т.е. 1/2 1/2048. Б кодирующе устройстве зона нечувствительности определ етс двум значени ми поступающего эталонного напр жени : одним значением дл поло:кительнь х уровней капр йсений (компаратор 4) и другим значением дл отрицательных уровней напр жений (компаратор 5). Поэтому зона нечувствительности дл первого сегмента в устройстве равна 1/16+ +1/16 1/8, Таким образом, значение величины зоны нечувствительности отличаетс от значени одного дискрета Е 1/8:1/2048 256 раз. Следовательно, дл согласовани величины зоны нечувствительности с величиной одного дискрета ККМ-телефонии необходимо усиление разностного сигнала Up блока 1 в 256 раз, что может быть реализовано на одном ОУ.
Таким образом, с учетом коэффициента усилени блока 1 вычитани вели чнна одного дискрета в первом сегменте в предлагаемом кoдиpyющe устройстве соответствует 1/2048, а коэффициент наклона по отноЕ1ению к выходному восьмиразр дному коду у 2048/128 16 (без учета знакового разр да выходного кода, т.е. при положительном значении входного сигнала ) J что соответствует закону компрессии типа А-87,6,
При повышении уровн полоз1ситель- ного анапогового сигнала, поступающего на вход кодирующего устройства, число в реверсивном счетчике 6 также увеличиваетс . Допустим, что во втором , третьем и четвертом старшим разр дах реверсивного счетчика 6 имеет место код 010, Это означает, что
кодирование происходит во втором сегменте , т.е. на выход многоканального коммутатора 13 подключаетс с делител 12 напр жени эталонное напр жение равное 1/8. Кодирование происходит с увеличенным вдвое значением дискрета, т.е. значение величины зоны в этом случае 1/8+1/8 1/4, что соответствует двумдискретам первого сегмента (..1/8, фиг.2а, момент 13 ). При этом коэффициент наклона 1024/128 8. При дальнейшем изменении второго, третьего и четвертого старших разр дов реверсивного счетчика 6 (соответственно в положени 011, 100, 101, 110 и 111) на выходе многоканального коммутатора 13 устанавливаютс соответственно эталонные напр жени равные 1/4, 1/2, 1,2 и 4, что соответствует третьему, четвертому, п тому, шестому и седьмому сегментам. Следовательно , значение величины дискрета при переходе от предыдущего сегмента к
последующему увеличиваетс вдвое вследствие увеличени зоны нечувствительности . Дл третьего сегмента зона нечувствительности соответствует 1/2, дл четвертого 1, дл п того 2 и т.д., что определ етс четырьм , восемью, шестнадцатью и т.д. дискретами первого сегмента. Таким образом, коэффициент наклона в третьем и т.д. сегментах равен соответственно 2048/128 4, 2048/128 2, 2048/128 0,5 и 2048/128 0,25.
Указанные значени коэффициентов полностью определ ют компрессию ти- па А при аппроксимации ее линейно- ломаными отрезками с коэффициентами наклона 16-0,25.
Рие.
а k
п
i
5i 6
± ±2
fill I I lit. I I
Udu.
г
ЯУ
Ц U
II
4, I I
Jb-UL
Фцз.В
Составитель О.Ревинский Редактор А.Огар Техред С.Мигунова (орректор С Шекмар
Заказ 300/60 Тираж 818Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5
Филиал ППП Патент, г.Ужгород, ул.Проектна , 4
Claims (1)
- КОДИРУЮЩЕЕ УСТРОЙСТВО, содержащее источник эталонного напряжения, многоканальный коммутатор, дискретизатор, выходы которого являются первыми выходами устройства, двухполярный преобразователь код-напряжение, реверсивный счетчик, элемент задержки, коммутирующий элемент, первый компаратор и блок вычитания, первый вход которого является входом устройства, а второй вход соединен с выходом двухполярного преобразователя код-напряжение, опорный вход которого подключен к выходу многоканального коммутатора, входы которого соединены с соответствующими выходами делителя напряжения, соответствующие входы дискретизатора и двухполярного преобразователя код-напряжение объединены и подключены к выходам соответствующих разрядов реверсивного счетчика, выходы второго, третьего и четвертого старших разрядов которого ·. соединены с управляющими входами многоканального коммутатора, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения работы в асинхронном режиме и устранения избыточности в синхронном режиме в отсутствие входных сигналов, в него введены второй компаратор, инвертор, дифференциальный усилитель и элемент ИЛИ-HE, выход которого через элемент задержки соединен с управляющим входом коммутирующего элемента, первый и второй входы которого подключены соответственно к выходу блока вычитания и общей шине, а выход соединен с неинвертирующим входом β первого компаратора и инвертирующим входом второго компаратора, неинвертирующий вход которого подключен к выходу инвертора, вход которого объединен с инвертирующим входом первого компаратора и подключен к выходу многоканального коммутатора, выходы первого и второго компараторов соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, с первым и вторым входами элемента ИЛИ-HE и с неинвертирующим и инвертирующим входами дифференциального усилителя, выход которого является вторым выходом устройства, выход источника эталонного напряжения подключен к входу делителя напряжения, управляющий вход дискретизатора соединен с входом опроса устройства.SU „„1208597 1208597
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833673276A SU1208597A1 (ru) | 1983-12-15 | 1983-12-15 | Кодирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833673276A SU1208597A1 (ru) | 1983-12-15 | 1983-12-15 | Кодирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1208597A1 true SU1208597A1 (ru) | 1986-01-30 |
Family
ID=21093134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833673276A SU1208597A1 (ru) | 1983-12-15 | 1983-12-15 | Кодирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1208597A1 (ru) |
-
1983
- 1983-12-15 SU SU833673276A patent/SU1208597A1/ru active
Non-Patent Citations (1)
Title |
---|
BSTY, 1969, V. 48, №2, р. 332, fig. 6. Авторское свидетельство СССР № 661789, кл. Н 03 К 13/22, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1197015A (en) | 1-law/a-law pcm converter | |
US3949299A (en) | Signal coding for telephone communication system | |
US3500441A (en) | Delta modulation with discrete companding | |
CA1301343C (en) | Oversampling a/d converter with two capacitor arrays | |
US4348768A (en) | PCM Codec using common D/A converter for encoding and decoding | |
US4485372A (en) | Two-stage a-to-d converter | |
US6762707B2 (en) | Programmable architecture analog-to-digital converter | |
KR100286326B1 (ko) | 인터리빙샘플링아나로그/디지탈변환기 | |
SU1208597A1 (ru) | Кодирующее устройство | |
EP0383151A1 (en) | Multistep flash analog to digital converter with voltage estimator | |
EP0078301A1 (en) | A capacitive dac to filter interface circuit | |
KR100347204B1 (ko) | 단일변환기모듈을사용하는이중입력아날로그-디지탈변환기 | |
US4646322A (en) | Adaptive delta modulation codec | |
US4554671A (en) | Delta modulated communication system | |
US4782326A (en) | ADPCM transcoder data interface circuit having an encoded enable signal | |
CA1251567A (en) | Video wave codec | |
US3943466A (en) | Compander for TDM telecommunication system | |
US4328584A (en) | Method and arrangement for supervising signal amplitude converters | |
US20030223502A1 (en) | Serial data interface | |
SU999146A1 (ru) | Устройство дл определени канала с экстремальным уровнем выходного напр жени | |
US4150367A (en) | Encoder/decoder system employing pulse code modulation | |
SU924846A1 (ru) | Устройство дл определени канала с наибольшим выходным напр жением | |
SU966885A1 (ru) | Кодирующее устройство последовательного приближени | |
SU1241477A1 (ru) | Устройство дл цифровой передачи звуковых сигналов | |
SU1285602A1 (ru) | Устройство формировани блочного балансного троичного кода |