SU1241477A1 - Устройство дл цифровой передачи звуковых сигналов - Google Patents
Устройство дл цифровой передачи звуковых сигналов Download PDFInfo
- Publication number
- SU1241477A1 SU1241477A1 SU843747949A SU3747949A SU1241477A1 SU 1241477 A1 SU1241477 A1 SU 1241477A1 SU 843747949 A SU843747949 A SU 843747949A SU 3747949 A SU3747949 A SU 3747949A SU 1241477 A1 SU1241477 A1 SU 1241477A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- converter
- inputs
- decoder
- Prior art date
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение может быть использовано в цифровых системах св зи. Изобретение позвол ет повысить качество передачи .звуковых сигналов (например, через спутниковые ретрансл торы ) без увеличени скорости кодировани . Устройство содержит кодер I и декодер 2, соединенные каналом 3св зи. Кодер 1 состоит из блока 4хранени и выборки, компаратора 5, регистра 6 последовательных приближений , первого экспандирующего преобразовател 7 и цйфроаналогового преоб (Л to 4 u ч J
Description
разовател 10, декодер 2 состоит из входного регистра 17, первого экспан- дирующего преобразовател 18, циф- роаналогового преобразовател 21 и сглаживающего фи.пьтра 28. Введение в кодер 1 (декодер 2) второго экспан- дирующего преобразовател 8 (19), коммутатора 9 (20), запоминающего регистра 11 (22), цифрового компаратора 12 (23), RS-триггера 13 (24), дешифратора 14 (25), таймера 15 (26) и элемента 16 (27) ИЛИ обеспечиваИзобретение относитс к технике электросв зи и вычислительной технике и может быть использовано в цифровых системах св зи.
Цель изобретени - повьшение качества передачи без увеличени скорости кодировани .
На чертеже изображена блок-схема , предлагаемого устройства.
Устройство дл цифровой передачи звуковых сигналов содержит кодер 1 и декодер 2, соединенные каналом 3 св зи. Кодер 1 состоит из блока 4 выборки и хранени , компаратора 5, регистра 6 последовательных приближений , первого и второго экспандиру- ющих преобразователей 7 и В, коммутатора 9, цифроаналогового преобразовател (ЦАП) 10, запоминающего регистра 1 1 , цифрового компаратора 12, RS- триггера 13, дешифратора 14, таймера 15 и элемента 16 ИЛИ.; Вход декодера 1 через блок 4 соединен с первым входом компаратора 5, второй вход которого соединен с выходом ЦАП 10, а выход подключен к входу регистра 6 и вл етс выходом кодера 1. Декодер 2 состоит из входного регистра 17, первого и второго экс- пандирующих преобразователей 18 и 19, коммутатора 20, ЦАП 21,, запоминающего регистра 22, цифрового компаратора 23, RS-триггера 24, дешифратора 25, таймера 26, элемента 27 ИЛИ и сглаживающего фильтра 28.
Вход регистра 17 вл етс входом декодера, а выход ЦАП 21 через сглаживающий фильтр 28 соединен с выходом декодера. Идентичньш элементы коет оптимальный режим кодировани (декодировани ) сигнала. При этом в случае , когда передаваемый сигнал в выбранном диапазоне измен етс незначительно , кодер работает в линейном режиме с точностью до 10 двоичных разр дов, а когда изменени сигнала значительны или величина .его меньше половины выбранного диапазона, кодер переходит в нелинейный режим с 8-разр дной точностью измерени отсчетов входного сигнала. Гил. 2 табл.
дера и декодера имеют одинаковые соединени . Входы первого преобразовател 7 (18), запоминающего регистра 11 (22), дешифратора 14 (25) и таймера
15 (26) объединены с пёрвь ми входами второго преобразовател 8 (19) и цифрового компаратора 12 (23) и подключены к выходам регистра, 6 (17). Выходы преобразователей 7 и 8 (18 и
19) соединены с соответствующими входами коммутатора 9 (20), выходы которого подключены к входам ЦАП 10 (21). Вторые входы второго преобразовател 8 (19) и цифрового компаратора 12 (23) объединены и подключены к выходам запомииающего регистра 11 (22). Выходы дешифратора 14 (25) и таймера 15 (26) соединены с входами элемента 16 (27) ИЛИ. Выходы цифрового компаратора 12 (23) и элемента 16 (27) ИЛИ подключены к перво- и второму входам.RS-триггера 13 (24), выход которого соединен с управл ю- ш ми входами коммутатора 9 (20) и
запоминающего регистра 11 (22).
Устройство дл цифровой передачи звуковых сигналов работает следующим образом.
Звуковой сигнал поступает на
вход блока 4 выборки-хранени кодера. 1, где фиксируютс текущие значени этого сигнала. Полученный сигнал подаетс на первый вход компаратора 5, в котором каждое отсчетное
значение сравниваетс с последовательностью значений эталонного сигнала , поступающего на его второй вход с выхода ЦАП 10. Двоичный сигнал , полученный в результате срав
нени , поступает на выход кодера 1 и на вход регистра 6 последовательных приближений, вьфабатывающего последовательность двоичных чисел, величина которых последовательно приближаетс к величине кодируемого значени сигнала. При кодировании сигналов звукового вещани регистр 6 вырабатьшает последовательность 10-разр дных двоичных чисел, которы подаютс на входы экспандирующих преобразователей 7 и 8. Экспандиру- ющий преобразователь 7 преобразует Ю-раэр дные числа, представленные через пор док и мантиссу, в 1А-разр дные двоичные числа в соответствии с табл. 1, реализу цифро.вую аппроксимацию квазилогарифметическо То закона А-87,6/13.
Через коммутатор 9 последовательность чисел подаетс на вход ЦАП 10 где преобразуетс в последовательность значений эталонного сигнала, поступающего на второй вход компаратора 5. В этом режиме работы кодер 1 обеспечивает нелинейное кодирование , т.е. обеспечивает 8-разр дную
точность измерени величин отсчетов сигнала.
Выходной сигнал регистра 6 одновременно поступает на запоминающий регистр 11 и цифровой компаратор I2, с помощью которых производитс сравнение пор дка предыдущего числа с пор дком последующего. Если эти пор дки равны, то компаратор 12 вырабатьшает сигнал установки RS-триг- гера 13 в такое состо ние, при котором его выходной сигнал запрещает запись в регистр 11 и с помощью коммута40 тора 9 подключает ЦАП 10 к выходу второго экспандирующего преобразовател В. Экспандирующий преобразователь 8 преобразует 14-разр дные числа , представленные пор дком и мантис-45 зователь 7) и линейном (через экспансой , поступающие на его вход от регистра 6 последовательных приближений (разр ды А, В, С, D, Е, F, G, Н, 1) и запоминающего регистра 11 (разр ды А , в , С ) в 14-разр дные двоичные числа арифметического кода, как показано в табл. 2.
Как видно из таблицы, в этом случае кодер 1 обеспечивает кодирование с точностью до дес ти двоичных разр дов в диапазоне уровней, ограниченном пор дком числа, хран щимс в регистре 11, т.е. работает в линейном
дирующий преобразователь 8)-. Управление режимом осуществл етс самим сигналом: линейный режим сохран етс , когда изменение уровн сигнала не
50 превышает +3 дБ, а нелинейный режим устанавливаетс , когда уровни сигнала мен ютс в более широких пределах . Взаимодействие кодера 1 с декодером 2 осуществл етс через канал 3
55 св зи. Декодер 2 работает синхронно с кодером 1, поскольку управление его режимом осуществл етс тем же цифровым сигналом, поступающим с вьгхо
10
25
15
2414774
режиме. EcjiH очередное отсчетное значение входного сигнала дыходит за пределы этого .диапазона (перегрузка), то регистр 6 ;формирует число, содержащее единицы во всех разр дах. Эти числа обнаруживаютс дешифратором 14, который вырабатывает сигнал, поступающий-через элемент 16 НПИ на второй вход RS-триггера 13, измен его состо ние на обратное. При этом выходной сигнал RS-триггера I3 снимает запрет записи с регистра II и подключает с помощью коммутатора 9 входы ЦАП 10 к выходам экспандирую- щего преобразовател 7. Аналогичное переключение режима происходит и в случае, когда ютсчетные значени звукового сигнала в течение времени, заданного таймером 15, не выход т за пределы половины указанного диапазона (при недогрузке). Таймер (5 вырабатывает сигнал переключени , поступающий с его выхода на вход RS- триггера 13 через элемент 16.ИЛИ, если в течение задаваемого таймером 15 времени не происходит его установки в О. Установка в О осуществл етс единицей при или нулем при в следующем за 8 разр де числа, что свидетельствует о том, что сигнал кодируетс с максимальной точностью, использу весь динамический диапазон кодировани . При отсутствии сигналов установки в О на выходе таймера 15 формируетс сигнал, который измен ет состо ние RS-триггера 13, поступа на его вход через элемент 16 ИЛИ При этом кодер 1 переходит в нелинейный ре20
30
35
жим работы. Врем , задаваемое таймером 15, выбираетс в пределах 1-2 мс,
Таким образом, кодер 1 работает поочередно в двух режимах: нелиней- , ном (через зкспандирующий преобразователь 7) и линейном (через экспандирующий преобразователь 8)-. Управление режимом осуществл етс самим сигналом: линейный режим сохран етс , когда изменение уровн сигнала не
превышает +3 дБ, а нелинейный режим устанавливаетс , когда уровни сигнала мен ютс в более широких пределах . Взаимодействие кодера 1 с декодером 2 осуществл етс через канал 3
св зи. Декодер 2 работает синхронно с кодером 1, поскольку управление его режимом осуществл етс тем же цифровым сигналом, поступающим с вьгхо
f;a компаратора 5 кодера 1. Однако в отличие от последнего, где экспанди- рование осуществл етс в цепи обратной св зи и приводит к компандирова- нию передаваемого сигнала, в декодере 2 экспандированный сигнал поступает с выхода ЦДЛ 21 через- сглаживающий льтр 28 на выход устройства. При этом в устройстве обеспечиваютс
I 1 1 1 1 О 1 О 1
1 U V , W xyzOOOOOO OluvwxyzOOOOO 00 luvwx.yzOOOO
1 OOuvwxyz l.OOOluvwxyzOO.O OilOOOOluvwxyzOO
010OOOOOluvwxyzO
001 OOOGOOluvwxyz
000OOOOOOOuvwxyz
1 I 1 I 1 a 1 01
1 1 1 1 1 1 luvwxyz 1 1 1 1 1 lOuvwxyz 1 1 1 1 lOuvwxyzl
lOOuvwxyzOl 1 1 lOuvwxyz 1 1 OillllOzvwxyzlll
010llOuvwxyz. 111
001lOuvwxyzlllll
Ov. 0 00 u V w X у z 1 1 1 1 1
Вход
1 т I lii..i 1 ... - - - | - p- - - -J- -- - -p--« - . 11 ..-.i|. I .-....
s- JA IB |c I s |c ID |Е|.Р IG н i s a |ь Ic jd je |f |g |h 111 j |k 11 U
11 1 t 0
те же параметры качества, что И1в коде с квазимгновенным компандированием. но дл этого не требуетс повьшени
скорости кодировани . Кроме того, дл передачи пор дка чисел не требуетс и дополнит«утьной скорости передачи , поскольку этот пор док передаетс в моменты времени, когда устройство работает в нелинейном режиме.
. Таблица 1
Таблица 2
Выход
PQRwvwxyzOOOO OFQRuvwxjrzOOO
Вход
7 A jiqcfs- rf; I cy T PFF PF T rFf TbT irn:Trj;
I .., 1, J , ,.i, , J, ,t , ,
1 lOtNPQRuvwxyzNOOPQRwvwxyzOO
100OOOPQRuvwxyzO
0--OOOOPQRuvwxyz
I-- llllPQRuvwxyt
OillltPQRuvwxyzl
0 0 lONPQRuvw xyzN1 1 PQRuvwxyz II
001IPQRuvwxyzlll
booPQRuvwxyzlIll
Claims (1)
- Формула изобретениУстройство дл цифровой передачи звуковых сигналов, содержащее кодер, состо щий из компаратора, регистра последовательных приближений, первого экспандирующего преобразовател , цифроаналоговогй преобразовател и блока выборки и хранени , вход-которого вл етс входом кодера, выход подключен к первому входу компаратора , второй вход которого соединен с выходом цифроаналогового преобразовател , а выход вл етс выходом кодер и подключен к входу регистра последовательных приближений, выходы которого соединены с входами первого зкспандирующего преобразовател , выход кодера через канал св зи соединен с декодером, состо щим из входного регистра, первого экспандирующего преобразовател и соединенных последовательно цифроаналогового преобразовател и сглаживающего фильтра выход которого вл етс выходом декодера , входы первого экспандирующего преобразовател соединены с выхода- 1ми входного регистра, вход которого вл етс вводом декодера, о т л иПродолжение табл.2 Выход250505чающе ес тем, что, с целью повышени качества передачи без уве- личени скорости кодировани , в кодер и в декодер введены коммутатор, запоминающий регистр, дешифратор, таймер , цифровой компаратор, элемент ИЛИ, RS-триггер и второй экспандиру- ющий преобразователь, первые входы которого объединены с соответствугаци- ми первыми входами цифрового компаратора и соответствующими входами первого экспандирующего преобразовател , дешифратора, таймера и запоминающего регистра, выходы которого подключены к вторым входам второго экспандирующего преобразовател и цифрового компаратора, выход которого соединен с первым входом RS- триггера, выход которого подключен к управл ющим входам запоминающего регистра и коммутатора, первые и вторые входы которого соединены с выходами соответствующих экспандирующих преобразователей, выходы коммутатора подключены к входам цифроаналогового преобразовател , выходы дешифратора и таймера соединены с входами элемента ИЛИ, выход которого подключен к второму входу RS-триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843747949A SU1241477A1 (ru) | 1984-05-29 | 1984-05-29 | Устройство дл цифровой передачи звуковых сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843747949A SU1241477A1 (ru) | 1984-05-29 | 1984-05-29 | Устройство дл цифровой передачи звуковых сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1241477A1 true SU1241477A1 (ru) | 1986-06-30 |
Family
ID=21121763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843747949A SU1241477A1 (ru) | 1984-05-29 | 1984-05-29 | Устройство дл цифровой передачи звуковых сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1241477A1 (ru) |
-
1984
- 1984-05-29 SU SU843747949A patent/SU1241477A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1030975, кл. Н 04 В 1/64, 1981. Авторское свидетельство СССР 995305, кл. Н 03 К 13/01, 1981. За вка DE 3104513, кл. Н 03 К 13/01, 1982. Применение цифровой обработки сигналов / Под ред. Э.Оппенгейма. М.: Мир, 1980, с. 96-105. I- * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU689500B2 (en) | Apparatus for and method of speech digitizing | |
US4386237A (en) | NIC Processor using variable precision block quantization | |
US4191858A (en) | Block digital processing system for nonuniformly encoded digital words | |
CA2243133A1 (en) | S/n measuring circuit and method, transmitting electric power control apparatus and digital communicating system | |
WO1998027654A3 (en) | Cyclic analog-to-digital conversion | |
SU1241477A1 (ru) | Устройство дл цифровой передачи звуковых сигналов | |
US4646322A (en) | Adaptive delta modulation codec | |
US4507792A (en) | PCM Encoder conformable to the A-law | |
US3735393A (en) | Self companding pulse code modulation systems | |
US3990073A (en) | Digital signal processing arrangement using a cascaded integrator function generator | |
CA2216011A1 (en) | "adpcm transcoder" | |
US4792794A (en) | Differential pulse code modulation system with neutralization of direct current information | |
CA2110031C (en) | Digital sound level control apparatus | |
Schoeff | A monolithic companding D/A converter | |
SU885947A1 (ru) | Устройство регулировани уровн квантовани | |
US4150367A (en) | Encoder/decoder system employing pulse code modulation | |
US5631966A (en) | Audio signal conversion using frequency band division | |
JPS5866440A (ja) | 波形符号化方式 | |
SU1762411A1 (ru) | Преобразователь сигналов с адаптивной дельта-модул цией со слоговым компандированием в сигналы с нелинейной импульсно-кодовой модул цией | |
SU1133679A1 (ru) | Устройство дл передачи и приема сигналов | |
RU1785078C (ru) | Адаптивный дельта-модул тор со слоговым компандированием | |
SU1674383A1 (ru) | Устройство дл преобразовани напр жени в код | |
SU1728974A1 (ru) | Способ формировани группового сигнала импульсно-кодовой модул ции | |
SU944102A2 (ru) | Устройство дл кодировани звуковых сигналов | |
RU2071175C1 (ru) | Способ передачи цифровых сигналов и устройство для его осуществления |