JPS60141012A - シングルトランジスタのベ−ス駆動方式 - Google Patents
シングルトランジスタのベ−ス駆動方式Info
- Publication number
- JPS60141012A JPS60141012A JP24847683A JP24847683A JPS60141012A JP S60141012 A JPS60141012 A JP S60141012A JP 24847683 A JP24847683 A JP 24847683A JP 24847683 A JP24847683 A JP 24847683A JP S60141012 A JPS60141012 A JP S60141012A
- Authority
- JP
- Japan
- Prior art keywords
- base
- transistor
- current
- snubber
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の屈する技術分野〕
本発明は、スイッチング素子として適用するシングルト
ランジスタのベース駆動方式に関する。
ランジスタのベース駆動方式に関する。
かかるトランジスタのベース駆動では、スイッチング期
間中に発生ずる損失低減のため及びトランジスタのスイ
ッチング時間低減のために充分大きく、かつ立ぢ上りの
速いベース順バイアス電流およびベース逆バイアス＠流
を供給できること、さらに、トランジスタの導通期間中
の損失低減のために充分大きなベース順バイアス電流が
供給できることが要求される。
間中に発生ずる損失低減のため及びトランジスタのスイ
ッチング時間低減のために充分大きく、かつ立ぢ上りの
速いベース順バイアス電流およびベース逆バイアス＠流
を供給できること、さらに、トランジスタの導通期間中
の損失低減のために充分大きなベース順バイアス電流が
供給できることが要求される。
そこで、まずチッパ装置における従来のベース駆動回路
を第１図について説明し、よって本発明の目的を明らか
にする。
を第１図について説明し、よって本発明の目的を明らか
にする。
被ドライブトランジスタ９のベース、エミ・ツタ間には
、ベース駆動回路１８が接続されるが、この回路１８は
順バイアス側電源２とこの電源２に直列に接続される電
流制限抵抗５．５′と抵抗５又は５′と並列接続される
オーバードライブ用コンデンザ４、エミッタが電源２側
に接続する順ノ＼イアス用トランジスタ７からなるベー
ス順ノ＼イアス電流供給部と、逆バイアス側電源３．逆
パイアス用トランジスタ８．電流制限抵抗６からなるベ
ース逆バイアス電流供給部によって構成され、Ｉ・ラン
ジスタフと８のベースにはｊｌｉｌ制御信呼が導入され
るようになっている。
、ベース駆動回路１８が接続されるが、この回路１８は
順バイアス側電源２とこの電源２に直列に接続される電
流制限抵抗５．５′と抵抗５又は５′と並列接続される
オーバードライブ用コンデンザ４、エミッタが電源２側
に接続する順ノ＼イアス用トランジスタ７からなるベー
ス順ノ＼イアス電流供給部と、逆バイアス側電源３．逆
パイアス用トランジスタ８．電流制限抵抗６からなるベ
ース逆バイアス電流供給部によって構成され、Ｉ・ラン
ジスタフと８のベースにはｊｌｉｌ制御信呼が導入され
るようになっている。
また、被ドライブトランジスタ９がターンオフした際に
発生ずる過電圧を抑制するために、スナバコンデンサ１
２、スナバ抵抗１４及びスナバダイオード１３からなる
スナバ回路がトランジスタ９のコレクタ、エミッタ間に
接続される。
発生ずる過電圧を抑制するために、スナバコンデンサ１
２、スナバ抵抗１４及びスナバダイオード１３からなる
スナバ回路がトランジスタ９のコレクタ、エミッタ間に
接続される。
その他、図中１は電源、ＩＯは負荷１１に並列接続され
るフリーホイーリングダイオードを示す。
るフリーホイーリングダイオードを示す。
ところで、この第１図に示すようなシングルトランジス
タとしての被ドライブトランジスタ９は、直流電流増幅
率ｈｐｒｌが小さいため充分飽和させるためのベース順
バイアス電流は、ダーリントン構成のトランジスタに比
べ非當に大きなものが必要で、たとえば、飽和時のｈＦ
Ｅは中以下であるため、２００Ａシングルトランジスタ
の場合、ベース順ノくイアスミ流は数十Ａにもなる。ま
た、トランジスタのターンオン、ターンオフ時の発生損
失およびスイッチング時間を低減するために、ターンオ
ン時には充分大きなオーバードライブ電流（通常は、飽
和状態におけるベース電流の数倍程度）で、しかも、立
ら上りの急１唆な電流を供給しなげればならない。ター
ンオフ時にもオーバードライブは無いが同様なベース逆
バイアス電流を供給する必要がある。
タとしての被ドライブトランジスタ９は、直流電流増幅
率ｈｐｒｌが小さいため充分飽和させるためのベース順
バイアス電流は、ダーリントン構成のトランジスタに比
べ非當に大きなものが必要で、たとえば、飽和時のｈＦ
Ｅは中以下であるため、２００Ａシングルトランジスタ
の場合、ベース順ノくイアスミ流は数十Ａにもなる。ま
た、トランジスタのターンオン、ターンオフ時の発生損
失およびスイッチング時間を低減するために、ターンオ
ン時には充分大きなオーバードライブ電流（通常は、飽
和状態におけるベース電流の数倍程度）で、しかも、立
ら上りの急１唆な電流を供給しなげればならない。ター
ンオフ時にもオーバードライブは無いが同様なベース逆
バイアス電流を供給する必要がある。
ターンオン時においては、順バイアス側電源２−電流制
限抵抗５°−オーバードライブ用コンデンサ４−順バイ
アストランジスタフを介して被ドライブトランジスタ９
のベース、エミッタ間にオーバードライブ電流が供給さ
れる。
限抵抗５°−オーバードライブ用コンデンサ４−順バイ
アストランジスタフを介して被ドライブトランジスタ９
のベース、エミッタ間にオーバードライブ電流が供給さ
れる。
ところで、電流制限抵抗５“は抵抗５に比べて充分小さ
なものであり、したがって、順バイアス側電源電圧をＥ
「とすれば、オーバードライブ電流のピーク値ｔＢはほ
ぼ下式で表現できる。
なものであり、したがって、順バイアス側電源電圧をＥ
「とすれば、オーバードライブ電流のピーク値ｔＢはほ
ぼ下式で表現できる。
■８′：飽和させるために必要なベース電流値にニオ−
バードライブ電流ピーク値７１Ｂ ＋の係数 ＥＴＰ：順バイアス用トランジスタ７のコレクタ、エミ
ッタ間電圧 ｖｅＥ：被ドライブトランジスタ９のベース、エミッタ
間電圧 Ｒ「 “：電流制限抵抗５“の抵抗値 そして、先に述べたようにオーバードライブ電流ピーク
値は、数＋Ａ程度であるため、この電流が充分流せるだ
りの容量を持った大型の順バイアス用トランジスク７が
必要になる。
バードライブ電流ピーク値７１Ｂ ＋の係数 ＥＴＰ：順バイアス用トランジスタ７のコレクタ、エミ
ッタ間電圧 ｖｅＥ：被ドライブトランジスタ９のベース、エミッタ
間電圧 Ｒ「 “：電流制限抵抗５“の抵抗値 そして、先に述べたようにオーバードライブ電流ピーク
値は、数＋Ａ程度であるため、この電流が充分流せるだ
りの容量を持った大型の順バイアス用トランジスク７が
必要になる。
また、この電流の立ち上りはベース順バイアス？Ｉｉ流
供給回路中の配線インダクタンスをｌＳとすれば、はぼ
下式で表現できる。
供給回路中の配線インダクタンスをｌＳとすれば、はぼ
下式で表現できる。
前記オーバードライブ電流が供給された後は、電流制限
抵抗５，５′によって所定のベース電流が供給される。
抵抗５，５′によって所定のベース電流が供給される。
一方ターンオフ時も同様の考え方で決まるが、但し、逆
バイアス電流供給期間中のの被ドライブトランジスタ９
のベース、エミッタ間は短絡状態とする。
バイアス電流供給期間中のの被ドライブトランジスタ９
のベース、エミッタ間は短絡状態とする。
シングルトランジスタとし°Ｃの１−ランジスク９の素
子特性がダーリントン構成のトランジスタに比べ導通期
間中の飽和電圧が充分低い（０，５Ｖ程度）、スイッチ
ング時間が短いなどの優れた点があるので、上述のごと
く定められるベース駆動回路を用いる被ドライブトラン
ジスタ９は、一般に高周波スイッチング素子として通用
される。
子特性がダーリントン構成のトランジスタに比べ導通期
間中の飽和電圧が充分低い（０，５Ｖ程度）、スイッチ
ング時間が短いなどの優れた点があるので、上述のごと
く定められるベース駆動回路を用いる被ドライブトラン
ジスタ９は、一般に高周波スイッチング素子として通用
される。
高周波スイッチング動作されると、スイッチング周波数
によっ°Ｃスイッチング期間中の発生損失が導通期間中
に発生ずる損失に比べ大きくなってしまうという、従来
あまり問題にならなかった点がクローズアップされてく
る。
によっ°Ｃスイッチング期間中の発生損失が導通期間中
に発生ずる損失に比べ大きくなってしまうという、従来
あまり問題にならなかった点がクローズアップされてく
る。
これを解消するには、ベース電流をいかに早く立ち上げ
ピーク値の大きな電流を供給すればよいが、前記従来の
ベース駆動回路ではベース電流供給回路中の配線を極力
短くし、また各電源電圧を上げてやることになる。これ
は、通用素子の大形化および電源部の大形化を招き、ひ
いてはコストアンプに１′ｋがる。なお、ターンオフ時
は、スナバコンデンサの両端電圧はほぼ零Ｖであり、被
ドライブトランジスタ９の遮断動作に伴って電圧零から
上昇するためトランジスタの発生損失は充分低減される
ので問題はない。
ピーク値の大きな電流を供給すればよいが、前記従来の
ベース駆動回路ではベース電流供給回路中の配線を極力
短くし、また各電源電圧を上げてやることになる。これ
は、通用素子の大形化および電源部の大形化を招き、ひ
いてはコストアンプに１′ｋがる。なお、ターンオフ時
は、スナバコンデンサの両端電圧はほぼ零Ｖであり、被
ドライブトランジスタ９の遮断動作に伴って電圧零から
上昇するためトランジスタの発生損失は充分低減される
ので問題はない。
本発明の目的は前記従来例の不都合を解消し、ベース駆
動回路の大形化を招かずに、ターンオン時における被ド
ライブトランジスタの高速スイッチング化およびスイッ
チング期間中の発生損失の低減を可能にするベース駆動
方式を提供することにある。
動回路の大形化を招かずに、ターンオン時における被ド
ライブトランジスタの高速スイッチング化およびスイッ
チング期間中の発生損失の低減を可能にするベース駆動
方式を提供することにある。
この目的は本発明によれば、被ドライブトランジスタの
ベース、エミッタ間に順方向および逆方向にベース電流
を供給するベース駆動回路を接続し、該トランジスタの
コレクタ、エミッタ間にスナバ回路を接続した回路にお
いて、スナバ回路を構成するスナバコンデンサとスナバ
ダイオ−１′の接点と被ドライブトランジスタのベース
間にスイッチ素子を挿入し、該スイッチ素子を介してス
ナバコンデンサの蓄積エネルギを被ドライブトランジス
タのベースにほぼ完全に放出した直後にこのスイッチ素
子を遮断さセるごとにより達成される。
ベース、エミッタ間に順方向および逆方向にベース電流
を供給するベース駆動回路を接続し、該トランジスタの
コレクタ、エミッタ間にスナバ回路を接続した回路にお
いて、スナバ回路を構成するスナバコンデンサとスナバ
ダイオ−１′の接点と被ドライブトランジスタのベース
間にスイッチ素子を挿入し、該スイッチ素子を介してス
ナバコンデンサの蓄積エネルギを被ドライブトランジス
タのベースにほぼ完全に放出した直後にこのスイッチ素
子を遮断さセるごとにより達成される。
以下、図面について本発明の実施例を詳細に説明する。
第２図は本発明方式で用いる回路の一例を示し、前記第
１図と同一構成要素には同一参照番号を付したものであ
る。
１図と同一構成要素には同一参照番号を付したものであ
る。
すなわち、９は負荷１１に電源１から電力を供給するに
際しスイッチング動作を行なう被ドライブトランジスタ
、１０は負荷１１に並列接続されるフィードバックダイ
オードであり、該トランジスタ９のベース、エミッタ間
にはベース駆動回路１８が接続され、コレクタ、エミッ
タ間にはスナバダイオ−Ｉ′１３とスナバコンデンサ１
２を直列接続したスナバ回路が接続される。
際しスイッチング動作を行なう被ドライブトランジスタ
、１０は負荷１１に並列接続されるフィードバックダイ
オードであり、該トランジスタ９のベース、エミッタ間
にはベース駆動回路１８が接続され、コレクタ、エミッ
タ間にはスナバダイオ−Ｉ′１３とスナバコンデンサ１
２を直列接続したスナバ回路が接続される。
このスナバ回路を構成するスナバコンデンサ１２とスナ
バダイオード１３の接点とトランジスタ９のベース端子
間に、スイッチ素子としてのオーバードライブ用トラン
ジスタ１６を挿入した。
バダイオード１３の接点とトランジスタ９のベース端子
間に、スイッチ素子としてのオーバードライブ用トラン
ジスタ１６を挿入した。
該トランジスタ１６のベース駆動信号はへ−ス駆動回路
１８からｆ２？るようにし、エミッタ端子がスナバ回路
側に、コレクタ端子がトランジスタ９のベース端子側に
接続される。なお、他の実施例として第３図に示すよう
に、スナバコンデンサ１ユ鵞、ダイオード１３の接点と
トランジスタ１Ｇのエミッタ端子間に更に電流制限抵抗
１７を挿入してもよい。
１８からｆ２？るようにし、エミッタ端子がスナバ回路
側に、コレクタ端子がトランジスタ９のベース端子側に
接続される。なお、他の実施例として第３図に示すよう
に、スナバコンデンサ１ユ鵞、ダイオード１３の接点と
トランジスタ１Ｇのエミッタ端子間に更に電流制限抵抗
１７を挿入してもよい。
このような回路において、被ドライブトランジスタ９の
ターンオン動作は、オーツ＼−１・゛ライブ用１−ラン
ジスタ１６のベース端子にベース順バイアス電流が供給
されスナバコンデンサ１２、オーツー−ドライブ用トラ
ンジスタ１６を介して被ドライブトランジスタ９のベー
ス端子にオーバードライブ塩ｉＱが供給されて行われる
。そして、周知のように、トランジスタはそれ自身電流
制限機能を有する素子であり、スナバコンデンサ１２か
らの放電電流は、オーバードライブ用トランジスタ１６
のベース電流によって任意の値を取ることができる。
ターンオン動作は、オーツ＼−１・゛ライブ用１−ラン
ジスタ１６のベース端子にベース順バイアス電流が供給
されスナバコンデンサ１２、オーツー−ドライブ用トラ
ンジスタ１６を介して被ドライブトランジスタ９のベー
ス端子にオーバードライブ塩ｉＱが供給されて行われる
。そして、周知のように、トランジスタはそれ自身電流
制限機能を有する素子であり、スナバコンデンサ１２か
らの放電電流は、オーバードライブ用トランジスタ１６
のベース電流によって任意の値を取ることができる。
例えば、スナバコンデンサ１２に充電されている電圧を
Ｅｄとし、オーバードライブ用トランジスタ１６に流れ
る電流をＩＢｏとする。ごれより、ＩβＯが流れる時間
りは下式によってめられる。
Ｅｄとし、オーバードライブ用トランジスタ１６に流れ
る電流をＩＢｏとする。ごれより、ＩβＯが流れる時間
りは下式によってめられる。
したがって、この時間を被ドライブトランジスタ９のタ
ーンオン時間以上に設定すればよい。
ーンオン時間以上に設定すればよい。
また、このようにして供給されるオーバードライブ電流
は、スナバコンデンサ１２に充電されている電圧が少な
くとも電源電圧以上であるため、スナバ回路およびオー
バードライブ用トランジスタ１６の結線のための配線を
できる限り短くすることにより急峻な立ち上りを持った
ベース電流を得ることが可能になる。
は、スナバコンデンサ１２に充電されている電圧が少な
くとも電源電圧以上であるため、スナバ回路およびオー
バードライブ用トランジスタ１６の結線のための配線を
できる限り短くすることにより急峻な立ち上りを持った
ベース電流を得ることが可能になる。
前記オーバードライブ電流の供給は、スナバコンデンサ
１２の給積エネルギの処理が完了するまで絹；続される
が、その後、オーバードライブ用トランジスタ１６は直
ぢに遮断され、被ドライブトランジスタ９には所定のベ
ース順バイアス電流かベース駆動回路１８より供給され
る。なぜならば、被［ライブトランジスタ９の導通期間
中にまだオーバーｌ−ライブ用トランジスタ１６が導通
していると、これらトランジスタによってダーリントン
トランジスタが構成され、被ドライブトランジスタ９の
飽和電圧■ｃＰ−が増加し定常状態における被ドライブ
１−ランジスタ９の発生損失の増加を招く可能性がある
からである。
１２の給積エネルギの処理が完了するまで絹；続される
が、その後、オーバードライブ用トランジスタ１６は直
ぢに遮断され、被ドライブトランジスタ９には所定のベ
ース順バイアス電流かベース駆動回路１８より供給され
る。なぜならば、被［ライブトランジスタ９の導通期間
中にまだオーバーｌ−ライブ用トランジスタ１６が導通
していると、これらトランジスタによってダーリントン
トランジスタが構成され、被ドライブトランジスタ９の
飽和電圧■ｃＰ−が増加し定常状態における被ドライブ
１−ランジスタ９の発生損失の増加を招く可能性がある
からである。
ベース駆動回路１８にはオーバードライブ用Ｉ・ランジ
スタ１６、被ドライブトランジスタ９のスイッチング動
作に関する切換機能が内蔵されている。オーバードライ
ブ用トランジスタ１６の電流制限機能は第３図に示すよ
うに抵抗１７によって行わ・Ｕてもよい。
スタ１６、被ドライブトランジスタ９のスイッチング動
作に関する切換機能が内蔵されている。オーバードライ
ブ用トランジスタ１６の電流制限機能は第３図に示すよ
うに抵抗１７によって行わ・Ｕてもよい。
以上述べたように本発明のベース駆動方式は、ヘースト
ライブ回路の部品および電源等の大形化を招かず、かつ
、スナバ回路の機能を損なわず、充分大きなオーバード
ライブ電流を得ることが可能なため、被ドライブトラン
ジスタのクーンオン損失低減が図れる。また、従来の抵
抗−コンテンツの放電回路でエネルギ処理を行なう方式
に比べ充分早くエネルギ処理が行なえるため、スイッチ
ング時間矯縮が図れ、高速スイッチングという被ドライ
ブトランジスタの性能をさらに引き出すことができるも
のである。
ライブ回路の部品および電源等の大形化を招かず、かつ
、スナバ回路の機能を損なわず、充分大きなオーバード
ライブ電流を得ることが可能なため、被ドライブトラン
ジスタのクーンオン損失低減が図れる。また、従来の抵
抗−コンテンツの放電回路でエネルギ処理を行なう方式
に比べ充分早くエネルギ処理が行なえるため、スイッチ
ング時間矯縮が図れ、高速スイッチングという被ドライ
ブトランジスタの性能をさらに引き出すことができるも
のである。
第１図はトランジスタベース駆動回路の従来例を示す回
路図、第２図は本発明方式で使用する回路の一例を示す
回路図、第３図は同上他の例を示す回路図である。 １・・・電源 ２・・・順バイアス側電源３・・・逆バ
イアス側電源 ４・・・オーバードライブ用コンデンザ５．５′・・・
電源制限抵抗 ６・・・電源制限抵抗 ７・・・順バイアス用トランジスタ ８・・・逆バイアス用トランジスタ ９・・・被ドライブトランジスタ １０・・・フリーホイーリングダイオード１１・・・負
荷１２・・・スナバコンデンサ１３・・・スナバダイオ
ード 】４・・・スナバ抵抗 １６・・・オーバードライブ用トランジスタ１７・・・
抵抗 １８・・・ベース駆動回路出願人 富士電機製造
株式会社
路図、第２図は本発明方式で使用する回路の一例を示す
回路図、第３図は同上他の例を示す回路図である。 １・・・電源 ２・・・順バイアス側電源３・・・逆バ
イアス側電源 ４・・・オーバードライブ用コンデンザ５．５′・・・
電源制限抵抗 ６・・・電源制限抵抗 ７・・・順バイアス用トランジスタ ８・・・逆バイアス用トランジスタ ９・・・被ドライブトランジスタ １０・・・フリーホイーリングダイオード１１・・・負
荷１２・・・スナバコンデンサ１３・・・スナバダイオ
ード 】４・・・スナバ抵抗 １６・・・オーバードライブ用トランジスタ１７・・・
抵抗 １８・・・ベース駆動回路出願人 富士電機製造
株式会社
Claims (1)
- 被ドライブトランジスタのベース、エミッタ間に順方向
および逆方向にベース電流を供給するベース駆動回路を
接続し、該トランジスタのコレクタ、エミッタ間にスナ
バ回路を接続した回路において、スナバ回路を構成する
スナバコンデンサとスナバダイオードの接点と被ドライ
ブトランジスタのベース間にスイッチ素子を挿入し、該
スイッチ素子を介し′ζスナハコンデンザの蓄積エネル
ギを被ドライブ１〜ランジスタのベースにほぼ完全に放
出した直後にこのスイッチ素子を遮断させることを特徴
とするシングルトランジスタのベース駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24847683A JPS60141012A (ja) | 1983-12-28 | 1983-12-28 | シングルトランジスタのベ−ス駆動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24847683A JPS60141012A (ja) | 1983-12-28 | 1983-12-28 | シングルトランジスタのベ−ス駆動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60141012A true JPS60141012A (ja) | 1985-07-26 |
Family
ID=17178711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24847683A Pending JPS60141012A (ja) | 1983-12-28 | 1983-12-28 | シングルトランジスタのベ−ス駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141012A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465923A (en) * | 1987-09-04 | 1989-03-13 | Mitsubishi Electric Corp | Driving circuit for switching element |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172698A (en) * | 1974-11-18 | 1976-06-23 | Strike Corp | Orimononoeikyupuresuhoho |
| JPS575913A (en) * | 1980-05-27 | 1982-01-12 | Showa Electric Wire & Cable Co Ltd | Crosslinked polyolefin fiber |
-
1983
- 1983-12-28 JP JP24847683A patent/JPS60141012A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172698A (en) * | 1974-11-18 | 1976-06-23 | Strike Corp | Orimononoeikyupuresuhoho |
| JPS575913A (en) * | 1980-05-27 | 1982-01-12 | Showa Electric Wire & Cable Co Ltd | Crosslinked polyolefin fiber |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465923A (en) * | 1987-09-04 | 1989-03-13 | Mitsubishi Electric Corp | Driving circuit for switching element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4837336B2 (ja) | ゲート指令装置、電動機指令機器及びターンオフ指令方法 | |
| US4549095A (en) | Control circuit for switching inductive loads | |
| JPS6347012B2 (ja) | ||
| JPH0328847B2 (ja) | ||
| US4234805A (en) | Circuit and method for paralleling power transistors | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| KR0138667B1 (ko) | 전력증폭기 | |
| JPS60157326A (ja) | モノリシック集積回路 | |
| US4588904A (en) | High efficiency bias circuit for high frequency inductively loaded power switching transistor | |
| JPS60141012A (ja) | シングルトランジスタのベ−ス駆動方式 | |
| JP3457924B2 (ja) | トランジスタ駆動回路 | |
| JP2845524B2 (ja) | 静電誘導形トランジスタのゲート駆動回路 | |
| EP0146479A2 (en) | Method and apparatus for reducing the storage time in a saturated transistor | |
| JPS61294924A (ja) | スイツチング回路 | |
| JP4124082B2 (ja) | 定電圧電源回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS59178821A (ja) | トランジスタ駆動回路 | |
| JPH0326679Y2 (ja) | ||
| JPH0526827Y2 (ja) | ||
| JPS62207021A (ja) | トランジスタのベ−ス駆動回路 | |
| JPH043130B2 (ja) | ||
| JPH0541552A (ja) | 切替機能を有する光フアイバ増幅器励起用レーザ駆動回路 | |
| JPH034136B2 (ja) | ||
| JPH11177401A (ja) | スイッチ回路 | |
| JPS58202623A (ja) | トランジスタスイツチ回路 |